LMF90CCWM_集成电路资料查询网

20 产品 信息
(持续)
22 程序编制 管脚
这 LMF90 有 five 控制 管脚 那 是 使用 至 程序
这 filter’s 特性 通过 一个 三-水平的 逻辑 scheme 在
双-供应 applications 这些 输入 是 系 至 也 V
一个

V
b
 或者 地 在 顺序 至 选择 一个 particular 设置 的 characteris-
tics 为 example 这 W 输入 (管脚 1) sets 这 filter’s 通过-
带宽 宽度 至 055 f
0
 026 f
0
或者 0127 f
0
当 这 W 输入 是
连接 至 V
一个
 GND 或者 V
b
 respectively 应用 V
b
和 地 至 这 D 输入 (管脚 10) 将 设置 这 notch depth 至
40 dB 或者 30 dB respectively
这 R 输入 (管脚 2) 是 另一 三-水平的 逻辑 input 和 它
sets 这 时钟-至-中心-频率 比率 至 33331 501 或者
1001 为 输入 电压 equal 至 V
一个
 GND 或者 V
b
 respec-
tively 便条 那 这 时钟 频率 涉及 至 here 是 这
频率 在 这 CLK 管脚 和 在 这 频率 分隔物 输出
(如果 使用) 这个 是 不同的 从 这 频率 在 这 divider’s
input LD (管脚 3) sets 这 频率 divider’s 分隔 因素
至 也 716 596 或者 2 为 输入 电压 equal 至 V
一个
 GND
或者 V
b
 respectively XLS (管脚 7) 使能 和 使不能运转 这
结晶 振荡器 和 时钟 divider 当 XLS 是 连接
至 这 积极的 supply 这 振荡器 和 分隔物 是 enabled
和 CLK 是 这 输出 的 这 分隔物 和 能 驱动 这 时钟
输入 的 其它 LMF90s 当 XLS 是 连接 至 GND
这 振荡器 和 分隔物 是 disabled 和 这 CLK 管脚 是-
comes 一个 时钟 输入 为 cmos-水平的 signals 连接
XLS 至 这 负的 供应 使不能运转 这 振荡器 和 divid-
er 和 导致 CLK 至 运作 作 一个 ttl-水平的 时钟 input
使用 一个 外部 3579545 MHz 颜色 television 结晶 和
这 内部的 振荡器 和 divider 它 是 可能 至 build 一个
电源 线条 频率 notch 为 50 Hz 或者 60 Hz 线条 frequen-
cies 或者 它们的 第二 和 第三 和声学 使用 这 LMF90 一个
60 Hz notch 是 显示 在 这 典型 应用 电路 在
这 第一 页 的 这个 数据 sheet 连接 LD 至 V
一个
改变 这 notch 频率 至 50 Hz Changing 这 时钟-
至-中心-频率 比率 至 501 结果 在 一个 第二-har-
monic notch 和 一个 331 比率 导致 这 LMF90 至 notch
这 第三 harmonic
表格 I illustrates 18 不同的 结合体 的 过滤 带宽-
width depth 和 时钟-至-中心-频率 比率 得到
用 choosing 这 适合的 W D 和 R 程序编制 volt-
ages
23 数字的 输入 和 输出
作 提到 above 这 CLK 管脚 能 提供 作 也 一个
输入 或者 一个 output 取决于 在 这 程序编制 电压
在 XLS 当 CLK 是 运行 作 一个 TTL input 它 将 oper-
ate 合适的 在 两个都 双-供应 和 单独的-供应 applica-
tions 因为 它 有 二 逻辑 thresholdsone 涉及 至
V
b
 和 一个 涉及 至 GND 当 运行 作 一个 output
CLK swings 栏杆-至-栏杆 (cmos 逻辑 水平)
XTAL1 和 XTAL2 是 这 输入 和 输出 管脚 为 这
内部的 结晶 oscillator 当 使用 这 内部的 振荡器
(xls 连接 至 V
一个
) 这 结晶 是 连接 在
这些 二 pins 当 这 内部的 振荡器 是 不 used
XTAL2 应当 是 left open XTAL1 能 是 使用 作 一个 输入
为 一个 外部 cmos-水平的 时钟 信号 swinging 从 V
b
至 V
一个
 这 频率 的 这 结晶 或者 这 外部 时钟
应用 至 XTAL1 将 是 分隔 用 这 内部的 频率
分隔物 作 决定 用 程序编制 电压 在 这 LD
pin
24 抽样-数据 系统 仔细考虑
输出 步伐
因为 这 LMF90 使用 切换-电容 techniques 它的
效能 differs 在 一些 方法 从 非-抽样 (con-
tinuous) circuits 这 相似物 信号 在 这 输入 至 这 inter-
nal 通带 过滤 (管脚 12) 是 抽样 在 各自 时钟
cycle and 自从 这 输出 电压 能 改变 仅有的 once
每 时钟 cycle 这 结果 是 一个 discontinuous 输出 signal
这 通带 输出 takes 这 表格 的 一个 序列 的 电压
‘‘steps’’ 作 显示 在
图示 3
 这 步伐 是 小 当
这 时钟 频率 是 更 更好 比 这 信号 frequen-
cy
切换-电容 技巧 是 使用 至 设置 这 summing
amplifier’s gain 它的 输入 和 反馈 ‘‘resistors’’ 是 actu-
ally 制造 从 switches 和 capacitors 二 sets 的 这些
‘‘resistors’’ 是 alternated 在 各自 时钟 cycle 各自
时间 这些 增益-设置 组件 是 switched 那里 将
是 非 反馈 连接 至 这 运算 放大 为 一个 短的 时期
的 时间 (关于 50 ns) 这个 发生 非常 低-振幅
输出 信号 在 f
CLK
一个
f
在
f
CLK
b
f
在
2f
CLK
一个
f
在
 etc
这 振幅 的 各自 的 这些 交调 混合-
nents 将 典型地 是 在 least 70 dB 在下 这 输入 信号
振幅 和 好 在之外 这 spectrum 的 interest
表格 I 运作 的 LMF90 程序编制 Pins 值 给 是 为 名义上的 水平 的 attenuation
RV
b
(f
CLK
f
0
e
100) 地 (f
CLK
f
0
e
50) V
一个
(f
CLK
f
0
e
3333)
DW
一个
最小值
BWf
0
SBWf
0
一个
最小值
BWf
0
SBWf
0
一个
最小值
BWf
0
SBWf
0
(db) (db) (db)
V
b
b
30 012 0019
b
30 012 0019
b
30 012 0019
V
b
地
b
30 026 0040
b
30 026 0040
b
30 026 0040
V
一个
b
30 055 0082
b
30 055 0082
b
30 055 0082
V
b
b
35 012 0010
b
35 012 0010
b
35 012 0010
地 地
b
40 026 0024
b
40 026 0024
b
40 026 0024
V
一个
b
40 055 0050
b
40 055 0050
b
40 055 0050
12

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

20 产品信息 (持续) 22 程序编制管脚这 LMF90 有 five 控制管脚那是使用至程序这 filter’s 特性通过一个三-水平的逻辑 scheme 在双-供应 applications 这些输入是系至也 V 一个  V b  或者地在顺序至选择一个 particular 设置的 characteris- tics 为 example 这 W 输入 (管脚 1) sets 这 filter’s 通过- 带宽宽度至 055 f 0  026 f 0 或者 0127 f 0 当这 W 输入是连接至 V 一个  GND 或者 V b  respectively 应用 V b 和地至这 D 输入 (管脚 10) 将设置这 notch depth 至 40 dB 或者 30 dB respectively 这 R 输入 (管脚 2) 是另一三-水平的逻辑 input 和它 sets 这时钟-至-中心-频率比率至 33331 501 或者 1001 为输入电压 equal 至 V 一个  GND 或者 V b  respec- tively 便条那这时钟频率涉及至 here 是这频率在这 CLK 管脚和在这频率分隔物输出 (如果使用) 这个是不同的从这频率在这 divider’s input LD (管脚 3) sets 这频率 divider’s 分隔因素至也 716 596 或者 2 为输入电压 equal 至 V 一个  GND 或者 V b  respectively XLS (管脚 7) 使能和使不能运转这结晶振荡器和时钟 divider 当 XLS 是连接至这积极的 supply 这振荡器和分隔物是 enabled 和 CLK 是这输出的这分隔物和能驱动这时钟输入的其它 LMF90s 当 XLS 是连接至 GND 这振荡器和分隔物是 disabled 和这 CLK 管脚是- comes 一个时钟输入为 cmos-水平的 signals 连接 XLS 至这负的供应使不能运转这振荡器和 divid- er 和导致 CLK 至运作作一个 ttl-水平的时钟 input 使用一个外部 3579545 MHz 颜色 television 结晶和这内部的振荡器和 divider 它是可能至 build 一个电源线条频率 notch 为 50 Hz 或者 60 Hz 线条 frequen- cies 或者它们的第二和第三和声学使用这 LMF90 一个 60 Hz notch 是显示在这典型应用电路在这第一页的这个数据 sheet 连接 LD 至 V 一个改变这 notch 频率至 50 Hz Changing 这时钟- 至-中心-频率比率至 501 结果在一个第二-har- monic notch 和一个 331 比率导致这 LMF90 至 notch 这第三 harmonic 表格 I illustrates 18 不同的结合体的过滤带宽- width depth 和时钟-至-中心-频率比率得到用 choosing 这适合的 W D 和 R 程序编制 volt- ages 23 数字的输入和输出作提到 above 这 CLK 管脚能提供作也一个输入或者一个 output 取决于在这程序编制电压在 XLS 当 CLK 是运行作一个 TTL input 它将 oper- ate 合适的在两个都双-供应和单独的-供应 applica- tions 因为它有二逻辑 thresholdsone 涉及至 V b  和一个涉及至 GND 当运行作一个 output CLK swings 栏杆-至-栏杆 (cmos 逻辑水平) XTAL1 和 XTAL2 是这输入和输出管脚为这内部的结晶 oscillator 当使用这内部的振荡器 (xls 连接至 V 一个 ) 这结晶是连接在这些二 pins 当这内部的振荡器是不 used XTAL2 应当是 left open XTAL1 能是使用作一个输入为一个外部 cmos-水平的时钟信号 swinging 从 V b 至 V 一个  这频率的这结晶或者这外部时钟应用至 XTAL1 将是分隔用这内部的频率分隔物作决定用程序编制电压在这 LD pin 24 抽样-数据系统仔细考虑输出步伐因为这 LMF90 使用切换-电容 techniques 它的效能 differs 在一些方法从非-抽样 (con- tinuous) circuits 这相似物信号在这输入至这 inter- nal 通带过滤 (管脚 12) 是抽样在各自时钟 cycle and 自从这输出电压能改变仅有的 once 每时钟 cycle 这结果是一个 discontinuous 输出 signal 这通带输出 takes 这表格的一个序列的电压 ‘‘steps’’ 作显示在图示 3  这步伐是小当这时钟频率是更更好比这信号 frequen- cy 切换-电容技巧是使用至设置这 summing amplifier’s gain 它的输入和反馈 ‘‘resistors’’ 是 actu- ally 制造从 switches 和 capacitors 二 sets 的这些 ‘‘resistors’’ 是 alternated 在各自时钟 cycle 各自时间这些增益-设置组件是 switched 那里将是非反馈连接至这运算放大为一个短的时期的时间 (关于 50 ns) 这个发生非常低-振幅输出信号在 f CLK 一个 f 在 f CLK b f 在 2f CLK 一个 f 在  etc 这振幅的各自的这些交调混合- nents 将典型地是在 least 70 dB 在下这输入信号振幅和好在之外这 spectrum 的 interest 表格 I 运作的 LMF90 程序编制 Pins 值给是为名义上的水平的 attenuation RV b (f CLK f 0 e 100) 地 (f CLK f 0 e 50) V 一个 (f CLK f 0 e 3333) DW 一个最小值 BWf 0 SBWf 0 一个最小值 BWf 0 SBWf 0 一个最小值 BWf 0 SBWf 0 (db) (db) (db) V b b 30 012 0019 b 30 012 0019 b 30 012 0019 V b 地 b 30 026 0040 b 30 026 0040 b 30 026 0040 V 一个 b 30 055 0082 b 30 055 0082 b 30 055 0082 V b b 35 012 0010 b 35 012 0010 b 35 012 0010 地地 b 40 026 0024 b 40 026 0024 b 40 026 0024 V 一个 b 40 055 0050 b 40 055 0050 b 40 055 0050 12

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com