19
ltc1293/ltc1294/ltc1296
U
S
一个
O
PP
L
IC
在
I
WU
U
I 为 ATIO
源 阻抗
这 相似物 输入 的 这 ltc1293/4/6 看 像 一个 100pf
电容 (c
在
) 在 序列 和 一个 500
Ω
电阻 (r
在
). c
在
gets 切换 在 (+) 和 (–) 输入 once 在 各自
转换 循环. 大 外部 源 电阻器 和
capacitances 将 慢 这 安排好 的 这 输入. 它 是
重要的 那 这 整体的 rc 时间 常量 是 短的
足够的 至 准许 这 相似物 输入 至 settle 完全地
在里面 这 允许 时间.
“+” 输入 安排好
这 输入 电容 是 切换 面向 这 “+” 输入 在
这 样本 阶段 (t
SMPL
, 看 图示 8). 这 样本 时期
2 1/2 clk 循环 在之前 一个 转换 开始. 这 电压 在
这 “+” 输入 必须 settle 完全地 在里面 这 样本
时期. 降低 r
源
+ 和 c1 将 改进 这
安排好 时间. 如果 大 “+” 输入 源 阻抗 必须 是
使用, 这 样本 时间 能 是 增加 用 使用 一个 slower
clk 频率. 和 这 最小 可能 样本 时间
的 2.5
µ
s
R
源
+ < 1.5k
Ω
和 c1 < 20pf 将 提供
足够的 安排好 时间.
“–” 输入 安排好
在 这 终止 的 这 样本 阶段 这 输入 电容 switches
至 这 “-” 输入 和 这 转换 开始 (看 图示 8).
在 这 转换, 这 “+” 输入 电压 是 effectively
“held” 用 这 样本 和 支撑 和 将 不 影响 这
转换 结果. 它 是 核心的 那 这 “–” 输入 电压 是
自由 的 噪音 和 settle 完全地 在 这 第一 clk
循环 的 这 转换. 降低 r
源
– 和 c2 将
改进 安排好 时间. 如果 大 “–” 输入 源 阻抗
必须 是 使用 这 时间 能 是 扩展 用 使用 一个 slower
clk 频率. 在 这 最大 clk 频率 的 1mhz,
R
源
– < 250
Ω
和 c2 < 20pf 将 提供 足够的
安排好
.
输入 运算 放大器
当 驱动 这 相似物 输入 和 一个 运算 放大 它 是
重要的 那 这 运算 放大 settles 在里面 这 允许 时间
(看 图示 8). 又一次 这 “+” 和 “–” 输入 抽样 时间
能 是 扩展 作 描述 在之上 至 accommodate
slower 运算 放大器. 大多数 运算 放大器 包含 这 lt1006 和
lt1013 单独的 供应 运算 放大器 能 是 制造 至 settle
图示 8. “+” 和 “–” 输入 安排好 windows
D
在
CLK
开始
hi-z
ltc1293 f08
CS
1st 位 测试 (–) 输入 must
settle 在 这个 时间
t
SMPL
(+) 输入 必须 settle 在 这个 时间
(+) 输入
(–) 输入
sgl/
DIFF
MSBF
PS
D
输出
B11
样本
支撑
: 点此下载
