10
LTC1772B
APPLICATIONs iN为MATION
WUU
U
foldback 电流 限制的
作 描述 在 这 输出 二极管 选择, 这 worst-情况
消耗 occurs 和 一个 短的-短路 输出 当 这
二极管 conducts 这 电流 限制 值 almost continu-
ously. 至 阻止 过度的 加热 在 这 二极管, foldback
电流 限制的 能 是 增加 至 减少 这 电流 在
份额 至 这 severity 的 这 故障.
foldback 电流 限制的 是 执行 用 adding 二极管
D
FB1
和 d
FB2
在 这 输出 和 这 i
TH
/run 管脚 作
显示 在 图示 6. 在 一个 hard 短的 (v
输出
= 0v), 这 电流
将 是 减少 至 大概 50% 的 这 最大
输出 电流.
V
FB
I
TH
/run
V
输出
LTC1772B
R1
1772 f05
R2
D
FB1
D
FB2
+
pc 板 布局 checklist
当 laying 输出 这 打印 电路 板, 这 下列的
checklist 应当 是 使用 至 确保 恰当的 运作 的 这
图示 7. ltc1772b 布局 图解 (看 pc 板 布局 checklist)
L1
M1
R1
bold 线条 表明 高 电流 paths
R2
D1
R
SENSE
V
在
V
输出
1772 f06
0.1
µ
F
C
输出
C
ITH
R
ITH
+
C
在
+
I
TH
/run
LTC1772B
地
V
FB
6
5
4
1
2
3
PGATE
V
在
SENSE
–
ltc1772b. 这些 items 是 illustrated graphically 在 这
布局 图解 在 图示 7. 审查 这 下列的 在 your
布局:
1. 是 这 肖特基 二极管 closely 连接 在 地面
(管脚 2) 和 流 的 这 外部 场效应晶体管?
2. 做 这 (+) 加设护板 的 c
在
连接 至 这 sense 电阻
作 closely 作 可能? 这个 电容 提供 交流
电流 至 这 场效应晶体管.
3. 是 这 输入 解耦 电容 (0.1
µ
f) 连接
closely 在 v
在
(管脚 5) 和 地面 (管脚 2)?
4. 连接 这 终止 的 r
SENSE
作 关闭 至 v
在
(管脚 5) 作
可能. 这 v
在
管脚 是 这 sense
+
的 这 电流
比较器.
5. 是 这 查出 从 sense
–
(管脚 4) 至 这 sense 电阻
保持 短的? 做 这 查出 连接 关闭 至 r
SENSE
?
6. 保持 这 切换 node pgate away 从 敏感的
小 信号 nodes.
7. 做 这 v
FB
管脚 连接 直接地 至 这 反馈
电阻器? 这 resistive 分隔物 r1 和 r2 必须 是
连接 在 这 (+) 加设护板 的 c
输出
和 信号
地面.
图示 6. foldback 电流 限制的
: 点此下载
