13/63
m58bw016bt, m58bw016bb, m58bw016dt, m58bw016db
信号 描述
看 图示 2, 逻辑 图解 和 表格 1, 信号
names, 为 一个 brief overview 的 这 信号 连接-
ed 至 这个 设备.
地址 输入 (a0-a18).
这 地址 输入
是 使用 至 选择 这 cells 至 进入 在 这 mem-
ory 排列 在 总线 读 行动 也 至
读 或者 至 程序 数据 至. 在 总线 写 oper-
ations 它们 控制 这 commands sent 至 这
command 接口 的 这 内部的 状态 机器.
碎片 使能 必须 是 低 当 selecting 这 ad-
dresses.
这 地址 输入 是 latched 在 这 rising 边缘
的 获得 使能 l
或者 burst 时钟 k, whichever oc-
curs 第一, 在 一个 读 运作.这 地址 输入
是 latched 在 这 rising 边缘 的 碎片 使能,
写 使能 或者 获得 使能, whichever occurs
第一 在 一个 写 运作. 这 地址 获得 是
transparent 当 获得 使能 是 低, v
IL
. 这 ad-
dress 是 内部 latched 在 一个 擦掉 或者 程序
运作.
数据 输入/输出 (dq0-dq31).
这 数据 在-
puts/输出 输出 这 数据 贮存 在 这 选择
地址 在 一个 总线 读 运作, 或者 是 使用
至 输入 这 数据 在 一个 程序 运作. dur-
ing 总线 写 行动 它们 代表 这 com-
mands sent 至 这 command 接口 的 这
内部的 状态 机器. 当 使用 至 输入 数据 或者
写 commands 它们 是 latched 在 这 rising
边缘 的 写 使能 或者 碎片 使能, whichever
occurs 第一.
当 碎片 使能 和 输出 使能 是 两个都
低, v
IL
, 和 输出 使不能运转 是 在 v
ih,
这 数据 总线
输出 数据 从 这 记忆 排列, 这 electron-
ic signature, 这 cfi 信息 或者 这 内容 的
这 状态 寄存器. 这 数据 总线 是 高 imped-
ance 当 这 设备 是 deselected 和 碎片 en-
能 在 v
IH
, 输出 使能 在 v
IH
, 输出 使不能运转
在 v
IL
或者 重置/电源-向下 在 v
IL
. 这 状态
寄存器 内容 是 输出 在 dq0-dq7 和 dq8-
dq31 是 在 v
IL
.
碎片 使能 (e
).
这 碎片 使能, e, 输入 acti-
vates 这 记忆 控制 逻辑, 输入 缓存区, de-
coders 和 sense 放大器. 碎片 使能, e
, 在
V
IH
deselects 这 记忆 和 减少 这 电源
消耗量 至 这 备用物品 水平的.
输出 使能 (g
).
这 输出 使能, g, 门
这 输出 通过 这 数据 输出 缓存区 在
一个 读 运作, 当 输出 使不能运转 gd
是 在
V
IH
. 当 输出 使能 g是 在 v
IH
, 这 输出
是 高 阻抗 independently 的 输出 dis-
能.
输出 使不能运转 (gd
).
这 输出 使不能运转, gd,
deactivates 这 数据 输出 缓存区. 当 输出
使不能运转, gd
, 是 在 v
IH
, 这 输出 是 驱动 用
这 输出 使能. 当 输出 使不能运转, gd
, 是 在
V
IL
, 这 输出 是 高 阻抗 独立-
ly 的 输出 使能. 这 输出 使不能运转 管脚 必须
是 连接 至 一个 外部 拉-向上 电阻 作
那里 是 非 内部的 拉-向上 电阻 至 驱动 这 管脚.
写 使能 (w
).
这 写 使能, w, 输入
控制 writing 至 这 command 接口, 输入
地址 和 数据 latches. 两个都 地址 和
数据 能 是 latched 在 这 rising 边缘 的 写 en-
能 (也 看 获得 使能, l
).
重置/电源-向下 (rp
).
这 重置/电源-
向下, rp
, 是 使用 至 应用 一个 硬件 重置 至 这
记忆. 一个 硬件 重置 是 达到 用 支持
重置/电源-向下 低, v
IL
, 为 在 least t
PLPH
.
writing 是 inhibited 至 保护 数据, 这 command
接口 和 这 程序/擦掉 控制 是 re-
设置. 这 状态 寄存器 信息 是 cleared 和
电源 消耗量 是 减少 至 深的 电源-
向下 水平的. 这 设备 acts 作 deselected, 那 是
这 数据 输出 是 高 阻抗.
之后 重置/电源-向下 变得 高, v
IH
, 这
记忆 将 是 准备好 为 总线 读 行动 af-
ter 一个 延迟 的 t
PHEL
或者 总线 写 行动 之后
t
PHWL
.
如果 重置/电源-向下 变得 低, v
IL
, 在 一个 块
擦掉, 一个 程序 或者 一个 tuning 保护 程序
这 运作 是 aborted, 在 一个 时间 的 t
PLRH
maxi-
mum, 和 数据 是 改变 和 将 是 corrupted.
在 电源-向上 电源 应当 是 应用 simulta-
neously 至 v
DD
和 v
ddq(在)
和 rp使保持 在 v
IL
.
当 这 供应 是 稳固的 rp
是 带去 至 v
IH
.
输出 使能, g
, 碎片 使能, e, 和 写 en-
能, w
, 应当 是 使保持 在 v
IH
在 电源-向上.
在 一个 应用, 它 是 推荐 至 关联
重置/电源-向下 管脚, rp
, 和 这 重置 信号
的 这 微处理器. 否则, 如果 一个 重置 opera-
tion occurs 当 这 记忆 是 performing 一个
擦掉 或者 程序 运作, 这 记忆 将 输出-
放 这 状态 寄存器 信息 instead 的 是-
ing initialized 至 这 default 异步的
随机的 读.
看 表格 21 和 图示 18, 重置, 电源-向下
和 电源-向上 特性, 为 更多 详细信息.
获得 使能 (l
).
这 总线 接口 能 是 con-
figured 至 获得 这 地址 输入 在 这 rising
边缘 的 获得 使能, l
, 为 异步的 获得
使能 控制 读 或者 写 或者 同步的
burst 读 行动. 在 同步的 burst
读 行动 这 地址 是 latched 在 这 交流-
tive 边缘 的 这 时钟 当 获得 使能 是 低,
V
IL
. once latched, 这 地址 将 改变
没有 影响 这 地址 使用 用 这 记忆.
当 获得 使能 是 低, v
IL
, 这 获得 是 trans-
parent. 获得 使能, l
, 能 仍然是 在 v
IL
为
异步的 随机的 读 和 写 opera-
tions.
burst 时钟 (k).
这 burst 时钟, k, 是 使用 至
同步 这 记忆 和 这 外部 总线 dur-
: 点此下载
