7/39
m95640, m95320
连接 至 这 spi 总线
这些 设备 是 全部地 兼容 和 这 spi
协议.
所有 说明, 地址 和 输入 数据 字节
是 shifted 在 至 这 设备, 大多数 重大的 位
第一. 这 串行 数据 输入 (d) 是 抽样 在 这
第一 rising 边缘 的 这 串行 时钟 (c) 之后 碎片
选择 (s
) 变得 低.
所有 输出 数据 字节 是 shifted 输出 的 这 设备,
大多数 重大的 位 第一. 这 串行 数据 输出
(q) 是 latched 在 这 第一 下落 边缘 的 这 串行
时钟 (c) 之后 这 操作指南 (此类 作 这 读
从 记忆 排列 和 读 状态 寄存器 在-
structions) 有 被 clocked 在 这 设备.
图示 5 显示 三 设备, 连接 至 一个
mcu, 在 一个 spi 总线. 仅有的 一个 设备 是 选择 在
一个 时间, 所以 仅有的 一个 设备 驱动 这 串行 数据
输出 (q) 线条 在 一个 时间, 所有 这 其他 正在 高
阻抗.
图示 5. 总线 主控 和 记忆 设备 在 这 spi 总线
便条: 1. 这 写 保护 (w) 和 支撑 (支撑) 信号 应当 是 驱动, 高 或者 低 作 适合的.
spi 模式
这些 设备 能 是 驱动 用 一个 微控制器
和 它的 spi 附带的 运动 在 也 的 这 二
下列的 模式:
– cpol=0, cpha=0
– cpol=1, cpha=1
为 这些 二 模式, 输入 数据 是 latched 在 在
这 rising 边缘 的 串行 时钟 (c), 和 输出 数据
是 有 从 这 下落 边缘 的 串行 时钟
(c).
这 区别 在 这 二 模式, 作 显示
在 图示 6, 是 这 时钟 极性 当 这 总线 mas-
ter 是 在 保卫-用 模式 和 不 transferring 数据:
– c 仍然是 在 0 为 (cpol=0, cpha=0)
– c 仍然是 在 1 为 (cpol=1, cpha=1)
AI03746D
总线 主控
(st6, st7, st9,
st10, 其他)
spi 记忆
设备
SDO
SDI
SCK
CQD
S
spi 记忆
设备
CQD
S
spi 记忆
设备
CQD
S
CS3 CS2 CS1
spi 接口 和
(cpol, cpha) =
(0, 0) 或者 (1, 1)
W
支撑
W
支撑
W
支撑
: 点此下载
