MAX3872
详细地 描述
这 max3872 组成 的 一个 全部地 整体的 阶段-
锁 循环 (pll), 限制的 放大器 和 门槛
调整, 直流-补偿 cancellation 循环, 数据 retiming 块,
和 cml 输出 缓存区 (图示 5). 这 pll 组成 的
一个 阶段/频率 探测器, 一个 循环 过滤, 和 一个 电压-
控制 振荡器 (vco) 和 可编程序的 dividers.
这个 设备 是 设计 至 deliver 这 最好的 结合体
的 jitter 效能 和 电源 消耗 用 使用 一个
全部地 差别的 信号 architecture 和 低-噪音
设计 技巧.
sdi 输入 放大器
这 sdi 输入 的 这 max3872 接受 串行 nrz 数据
和 一个 差别的 输入 振幅 从 10mv
p-p
向上
to1600mV
p-p
. 这 输入 敏锐的 是 10mv
p-p
, 在 这个
这 jitter 容忍 是 符合 为 一个 ber 的 10
-10
和 thresh-
old 调整 无能. 这 输入 敏锐的 能 是 作 低
作 4mv
p-p
和 安静的 维持 一个 ber 的 10
-10
. 这
max3872 输入 是 设计 至 直接地 接口 和
一个 transimpedance 放大器 此类 作 这 max3745.
为 产品 在 这个 vertical 门槛 调整
是 需要, 这 max3872 能 是 连接 至 这 输出-
放 的 一个 agc 放大器 此类 作 这 max3861. 当
使用 这 门槛 调整, 这 输入 电压 范围 是
50mV
p-p
至 600mv
p-p
. 看 这
设计 程序
秒-
tion 为 decision 门槛 调整.
slbi 输入 放大器
这 slbi 输入 放大器 accepts 也 nrz loopback
数据 或者 一个 涉及 时钟 信号. 这个 放大器 能
接受 一个 差别的 输入 振幅 从 50mv
p-p
至
800mV
p-p
.
阶段 探测器
这 阶段 探测器 组成公司的 在 这 max3872 pro-
duces 一个 电压 均衡的 至 这 阶段 区别
在 这 新当选的 数据 和 这 内部的 时钟.
因为 的 它的 反馈 nature, 这 pll 驱动 这
错误 电压 至 零, aligning 这 recovered 时钟 至
这 中心 的 这 新当选的 数据 eye 为 retiming.
频率 探测器
这 数字的 频率 探测器 (fd) acquires 频率
锁 没有 这 使用 的 一个 外部 涉及 时钟. 这
频率 区别 在 这 received 数据 和
这 vco 时钟 是 获得 用 抽样 这 在-阶段 和
quadrature vco 输出 在 两个都 edges 的 这 数据
输入 信号. 取决于 在 这 极性 的 这 频率
区别, 这 fd 驱动 这 vco 直到 这 频率
区别 是 减少 至 零. once 频率 acquisi-
tion 是 完全, 这 fd returns 至 一个 neutral 状态. false
locking 是 完全地 eliminated 用 这个 数字的 频率
探测器.
multirate 时钟 和 数据 恢复
和 限制的 放大器
8 _______________________________________________________________________________________
CAZ+
RATESET
LOL
循环
过滤
SDO+
sdo-
SLBI+
slbi-
SIS
FREFSET
LREF
SCLKO+
sclko-
caz-
FIL
CML
÷
用
N
CML
放大
V
CTRL
sdi-
SDI+
放大
D
0
1
Q
阶段 和
频率
探测器
BANDGAP
涉及
VCO
V
REF
逻辑
直流-补偿
CANCELLATION
循环
门槛
调整
MAX3872
RS1 RS2
图示 5. 函数的 图解
: 点此下载
