MAX780
双-slot pcmcia 相似物 电源 控制
_______________________________________________________________________________________
5
________________________________________________________管脚 描述
管脚
名字 函数
1 C2
2 1 C1
3
WR
4, 5 2, 3 逻辑 输入 那 控制 这 电压 在 avpp.
6, 7 4, 5 逻辑 输入 那 控制 这 电压 在 bvpp.
8, 9 6, 7 逻辑 输入 那 控制 这 状态 的 这 场效应晶体管 门 驱动器 adrv3 和 adrv5.
10, 11 8, 9 逻辑 输入 那 控制 这 状态 的 这 场效应晶体管 门 驱动器 bdrv3 和 bdrv5.
12, 13 10, 11
bdrv5,
BDRV3
14, 15 12, 13
adrv5,
ADRV3
16
BGPI
17
AGPI
18 14
SHDN
15 n.c. 非 连接. 不 内部 连接.
19 REF
1.25v 涉及 电压 输出 (max780a 和 max780c 仅有的). 制造 非 连接 至
这个 管脚 为 max780b.)
20 16 BVPP 切换 输出 那 提供 0v, 5v, 或者 12v 至 这 v
PP
管脚 的 slot b.
21 17 AVPP 切换 输出 那 提供 0v, 5v, 或者 12v 至 这 v
PP
管脚 的 slot 一个.
22 18 VCCIN +5v 电源 输入
23 19 VPPIN +12v 电源 输入. vppin 能 有 0v 或者 5v 应用 作 长 作 vccin = 5v.
24 20 地 地面
max780a/b/c
管脚-strap 输入 那 选择 边缘-triggered 寄存器 或者 直接 数字的 输入. tying c2 至
vccin 制造 这 逻辑 输入 边缘 triggered; 输入 至 管脚 4-11 是 clocked 在 在 这
rising 边缘 的
WR
. tying c2 至 地 准许 控制 信号 至 是 直接地 应用 至 这
逻辑 输入 在 管脚 4-11. 连接 至 地 为 max780c.
管脚-strap 输入 那 选择 一个 的 二 逻辑 decode 模式 为 这 数字的 输入. 看 tables 1-3.
逻辑-水平的 电源-准备好 输出 那 stays 低 作 长 作 bvpp 是 更好 比 11.05v
(max780a 和 max780c 仅有的). 制造 非 连接 至 这个 管脚 为 max780b.
逻辑-水平的 电源-准备好 输出 那 stays 低 作 长 作 avpp 是 更好 比 11.05v
(max780a 和 max780c 仅有的). 制造 非 连接 至 这个 管脚 为 max780b.
逻辑 输入 那 shuts 这 max780 向下 至 一个 低 供应-电流 状态 当 brought
低. asserting
SHDN
forces adrv3, bdrv3, adrv5, bdrv5, ref,
AGPI
, 和
BGPI
低. 所有 v
PP
输入 和 输出 是 函数的 为 也 状态 的
SHDN
. 程序 avpp
和 bvpp 至 0v 为 最低 电源 消耗量.
写 脉冲波 输入. 当 c2 是 系 至 vccin, 一个 rising 边缘 在
WR
clocks 在 这 v
CC
和 v
PP
使能. 当 c2 是 系 至 地, 输入 至
WR
有 非 效应. 连接 至
地 为 max780c.
avcc1,
AVCC0
bvcc1,
BVCC0
avpp1,
AVPP0
bvpp1,
BVPP0
打开-流 门 驱动器 输出 那 控制 这 mosfets 那 转变 这 v
CC
管脚 的 slot
b 至 0v, 3.0v/3.3v, 或者 5v.
MAX780D
打开-流 门 驱动器 输出 那 控制 这 mosfets 那 转变 这 v
CC
管脚 的 slot
一个 至 0v, 3.0v/3.3v, 或者 5v.
: 点此下载
