max8550/max8551
整体的 ddr 电源-供应 解决方案 为
desktops, notebooks, 和 graphic cards
10 ______________________________________________________________________________________
管脚 描述 (持续)
管脚 名字 函数
11 PGND2 电源 地面 为 vtt 和 vttr. 连接 pgnd2 externally 至 这 underside 的 这 exposed 垫子.
12 VTT 末端 电源-供应 输出. 连接 vtt 至 vtts 至 regulate 至 v
REFIN
/ 2.
13 VTTI
电源-供应 输入 电压 为 vtt 和 vttr. 正常情况下 连接 至 这 输出 的 这 buck 调整器
为 ddr 应用.
14 REFIN 外部 涉及 输入. 这个 是 使用 至 regulate 这 vtt 和 vttr 输出 至 v
REFIN
/ 2.
15 FB
反馈 输入 为 buck 输出. 连接 至 av
DD
为 一个 +1.8v fixed 输出 或者 至 地 为 一个 +2.5v fixed
输出. 为 一个 可调整的 输出 (0.7v 至 5.5v), 连接 fb 至 一个 resistive 分隔物 从 这 输出
电压. fb regulates 至 +0.7v.
16 输出
输出-电压 sense 连接. 连接 至 这 积极的 终端 的 这 buck 输出 过滤 电容.
输出 senses 这 输出 电压 至 决定 这 在-时间 为 这 高-一侧 切换 场效应晶体管 (q1 在 这
典型 产品 电路
). 输出 也 serves 作 这 buck 输出’s 反馈 输入 在 fixed-输出
模式. 当 释放 模式 是 使能 用 ovp/uvp, 这 输出 电容 是 释放 通过 一个
内部的 10
Ω
电阻 连接 在 输出 和 地.
17 V
在
输入-电压 sense 连接. 连接 至 输入 电源 源. v
在
是 使用 仅有的 至 设置 这 pwm’s 在-
时间 一个-shot 计时器. 在 电压 范围 是 从 2v 至 28v.
18 DH 高-一侧 门-驱动器 输出. swings 从 lx 至 bst. dh 是 低 当 在 关闭 或者 uvlo.
19 LX
外部 inductor 连接. 连接 lx 至 这 输入 一侧 的 这 inductor. lx 是 使用 为 两个都 电流
限制 和 这 返回 供应 的 这 dh 驱动器.
20 BST
boost flying-电容 连接. 连接 至 一个 外部 电容 和 二极管 符合 至 这
典型 产品 电路
(图示 8). 看 这
boost-供应 二极管 和 电容 选择
部分.
21 DL 同步的-整流器 门-驱动器 输出. swings 从 pgnd 至 v
DD
.
22 V
DD
供应 输入 为 这 dl 门 驱动. 连接 至 这 +4.5v 至 +5.5v 系统 供应 电压. 绕过 至
pgnd1 和 一个 1µf (最小值) 陶瓷的 电容.
23 PGND1 电源 地面 为 buck 控制. 连接 pgnd1 externally 至 这 underside 的 这 exposed 垫子.
24 地 相似物 地面 为 两个都 buck 和 ldo. 连接 地 externally 至 这 underside 的 这 exposed 垫子.
SKIP
(max8550)
脉冲波-skipping 控制 输入. 连接 至 av
DD
为 低-噪音, 强迫-pwm 模式. 连接 至 地 至
使能 脉冲波-skipping 运作.
25
TP1
(max8551)
在 这 max8551, 这个 管脚 是 一个 测试 管脚 和 必须 是 连接 至 地 (管脚 24).
26 AV
DD
相似物 供应 输入 为 两个都 buck 和 ldo. 连接 至 这 +4.5v 至 +5.5v 系统 供应 电压
和 一个 序列 10
Ω
电阻. 绕过 至 地 和 一个 1µf 或者 更好 陶瓷的 电容.
27
SHDNA
关闭 控制 输入 一个. 使用 至 控制 buck 输出. 一个 rising 边缘 在
SHDNA
clears 这 超(电)压
和 欠压-保护 故障 latches (看 tables 2 和 3). 连接 至 av
DD
为 正常的 运作.
28
SHDNB
关闭 控制 输入 b. 使用 至 控制 vtt 和 vttr 输出. 两个都 vttr 和 vtt 是 高
impedence 在 关闭 (看 表格 2).