max8550/max8551
attained 当 ss reaches 大概 1.6v. 这个
lowering 的 这 电流 限制 在 startup 限制 这 ini-
tial inrush 电流 顶峰, 特别 当 驱动
电容. choose 这 值 的 这 ss cap appropri-
ately 至 设置 这 软-开始 时间 window. leave ss floating
至 使不能运转 这 软-开始 特性.
电源-ok (pok1)
pok1 是 一个 打开-流 输出 为 一个 window 比较器
那 continuously monitors v
输出
. pok1 是 actively 使保持
低 当
SHDNA
是 低 和 在 这 buck 调整器
输出’s 软-开始. 之后 这 数字的 软-开始 terminates,
pok1 变为 高 阻抗 作 长 作 这 输出
电压 是 在里面 ±10% 的 这 名义上的 规章制度 电压
设置 用 fb. 当 v
输出
drops 10% 在下 或者 rises 10%
在之上 这 名义上的 规章制度 电压, 这 max8550/
max8551 拉 pok1 低. 任何 故障 情况 forces
pok1 低 直到 这 故障 获得 是 cleared 用 toggling
SHDNA
或者 cycling av
DD
电源 在下 1v. 为 逻辑-水平的
输出 电压, 连接 一个 外部 pullup 电阻
在 pok1 和 av
DD
. 一个 100k
Ω
电阻 工作 好
在 大多数 产品. 便条 那 这 pok1 window detec-
tor 是 完全地 独立 的 这 超（电）压 和
欠压-保护 故障 detectors 和 这 状态 的
vtts 和 vttr.
SHDNA
和 输出 释放
这
SHDNA
输入 corresponds 至 这 buck 调整器
和 places 这 buck 调整器’s portion 的 这 ic 在 一个
低-电源 模式 (看 这
电的 特性
表格).
SHDNA
是 也 使用 至 重置 一个 故障 信号 此类
作 一个 超（电）压 或者 欠压 故障.
当 输出 释放 是 使能, (ovp/uvp = av
DD
或者 打开) 和
SHDNA
和
SHDNB
是 牵引的 低, 或者 如果
uvp 是 使能 (ovp/uvp = av
DD
) 和 v
输出
falls 至
70% 的 它的 规章制度 设置 要点, 这 max8550 dis-
charges 这 buck 调整器 输出 (通过 这 输出
输入) 通过 一个 内部的 10
Ω
转变 至 地面. 当
这 输出 是 discharging, dl 是 强迫 低 和 这
pwm 控制 是 无能 但是 这 涉及 仍然是
起作用的 至 提供 一个 精确 门槛. once 这 输出-
放 电压 drops 在下 0.3v, 这 max8550 shuts
向下 这 涉及 和 pulls dl 高, effectively
夹紧 这 buck 输出 和 lx 至 地面.
当 输出 释放 是 无能 (ovp/uvp = ref 或者
地), 这 控制 做 不 actively 释放 这
buck 输出 和 这 dl 驱动器 仍然是 低. 下面 这些
情况, 这 buck 输出 释放 比率 是 决定
用 这 加载 电流 和 它的 输出 电容. 这 buck
调整器 发现 和 latches 这 释放-模式 状态
设置 用 这 ovp/uvp 设置 在 startup.
为 这 max8551, 这 ovp/uvp 是 内部 连接
至 ref, 这个 permanently 使能 这 输出 dis-
承担 特性 (看 表格 1).
SHDNB
和 stby
这
SHDNB
输入 corresponds 至 这 vtt 和 vttr
输出, 和 当 驱动 低, places 这 直线的-regula-
tor portion 的 这 ic 在 一个 低-电源 模式 (看 这
电的 特性
表格). 当
SHDNB
是 牵引的
低, vtt 和 vttr 是 高 阻抗.
这 stby 输入 是 一个 起作用的-高 输入 那 是 使用 至
shut 向下 仅有的 这 vtt 输出. 当 stby 是 高, vtt
是 高 阻抗. 这 stby 输入 overrides 这
SHDNB
输入, 所以 甚至 和
SHDNB
高, 如果 stby 是
高, 然后 这 vtt 输出 是 inactive.
电源-ok (pok2)
pok2 是 这 打开-流 输出 为 一个 window compara-
tor 那 continuously monitors 这 vtts 输入 和 vttr
输出. pok2 是 牵引的 低 当 refin 是 较少 比
0.8v, 或者 当
SHDNB
是 牵引的 低. pok2 是 高
阻抗 作 长 作 这 输出 电压 是 在里面
±10% 的 这 名义上的 规章制度 电压 作 设置 用
refin. 当 v
VTTS
或者 v
VTTR
rises 10% 在之上 或者 10%
在下 它的 名义上的 规章制度 电压, 这 max8550/
max8551 拉 pok2 低. 为 逻辑-水平的 输出 volt-
ages, 连接 一个 外部 pullup 电阻 在
pok2 和 av
DD
. 一个 100k
Ω
电阻 工作 好 在 大多数
产品.
整体的 ddr 电源-供应 解决方案 为
desktops, notebooks, 和 graphic cards
16 ______________________________________________________________________________________
表格 2. 关闭 和 备用物品 控制 逻辑
STBY
SHDNA SHDNB
buck 输出 VTT VTTR
地 AV
DD
AV
DD
在 在 在
地 AV
DD
地 在 止 止
AV
DD
AV
DD
AV
DD
在 止 在
地 地 AV
DD
止 在 在
地 地 地 止 止 止
: 点此下载
