MC145480
MOTOROLA
13
数字的切换 特性, 长 框架 同步 和 短的 框架 同步
(v
DD
= + 5 v
±
5%, v
SS
= 0 v, 所有 数字的 信号 关联 至 v
SS
, t
一个
= – 40 至 + 85
°
c, c
L
= 150 pf, 除非 否则 指出)
ref.
非.
特性 最小值 典型值 最大值 单位
1 主控 时钟 频率 为 mclk —
—
—
—
—
—
—
256
512
1536
1544
2048
2560
4096
—
—
—
—
—
—
—
kHz
1 mclk 职责 循环 为 256 khz 运作 45 — 55 %
2 最小 脉冲波 宽度 高 为 mclk (发生率 的 512 khz 或者 更好) 50 — — ns
3 最小 脉冲波 宽度 低 为 mclk (发生率 的 512 khz 或者 更好) 50 — — ns
4 上升 时间 为 所有 数字的 信号 — — 50 ns
5 下降 时间 为 所有 数字的 信号 — — 50 ns
6 建制 时间 从 mclk 低 至 fst 高 50 — — ns
7 建制 时间 从 fst 高 至 mclk 低 50 — — ns
8 位 时钟 数据 比率 为 bclkt 或者 bclkr 64 — 4096 kHz
9 最小 脉冲波 宽度 高 为 bclkt 或者 bclkr 50 — — ns
10 最小 脉冲波 宽度 低 为 bclkt 或者 bclkr 50 — — ns
11 支撑 time 从 bclkt (bclkr) 低 至 fst (fsr) 高 20 — — ns
12 建制 时间 为 fst (fsr) 高 至 bclkt (bclkr) 低 80 — — ns
13 建制 时间 从 dr 有效的 至 bclkr 低 0 — — ns
14 支撑 时间 从 bclkr 低 至 dr invalid 50 — — ns
长 框架 明确的 定时
15 支撑 time 从 2nd 时期 的 bclkt (bclkr) 低 至 fst (fsr) 低 50 — — ns
16 延迟 时间 从 fst 或者 bclkt, whichever 是 后来的, 至 dt 为 有效的 msb 数据 — — 60 ns
17 延迟 时间 从 bclkt 高 至 dt 为 有效的 chord 和 步伐 位 数据 — — 60 ns
18 延迟 time 从 这 后来的 的 这 8th bclkt 下落 边缘, 或者 这 下落 边缘
的 fst 至 dt 输出 高 阻抗
10 — 60 ns
19 最小 脉冲波 宽度 低 为 fst 或者 fsr 50 — — ns
短的 框架 明确的 定时
20 支撑 时间 从 bclkt (bclkr) 低 至 fst (fsr) 低 50 — — ns
21 建制 time 从 fst (fsr) 低 至 msb 时期 的 bclkt (bclkr) 低 50 — — ns
22 延迟 时间 从 bclkt 高 至 dt 数据 有效的 10 — 60 ns
23 延迟 time 从 这 8th bclkt 低 至 dt 输出 高 阻抗 10 — 60 ns