MC145484
MOTOROLA
17
数字的 切换 特性 为 idl 模式
(v
DD
= 5.0 v
±
10%, t
一个
= – 40 至 + 85
°
c, c
L
= 150 pf, 看 图示 5 和 便条 1)
ref.
非.
特性 最小值 最大值 单位
31 时间 在 successive idl syncs 便条 2
32 支撑 时间 的 idl 同步 之后 下落 边缘 的 idl clk 20 — ns
33 建制 时间 的 idl 同步 在之前 下落 边缘 idl clk 60 — ns
34 idl 时钟 频率 256 4096 kHz
35 idl 时钟 脉冲波 宽度 高 50 — ns
36 idl 时钟 脉冲波 宽度 低 50 — ns
37 数据 有效的 在 idl rx 在之前 下落 边缘 的 idl clk 20 — ns
38 数据 有效的 在 idl rx 之后 下落 边缘 的 idl clk 75 — ns
39 下落 边缘 的 idl clk 至 high–z 在 idl tx 10 50 ns
40 rising 边缘 的 idl clk 至 low–z 和 数据 有效的 在 idl tx 10 60 ns
41 rising 边缘 的 idl clk 至 数据 有效的 在 idl tx — 50 ns
注释:
1. 度量 是 制造 从 这 要点 在 这个 这 逻辑 信号 achieves 这 有保证的 最小 或者 最大 逻辑 水平的.
2. 在 idl 模式, 两个都 transmit 和 receive 8–bit pcm words 是 accessed 在 这 b1 频道, 或者 两个都 transmit 和 receive 8–bit pcm words
是 accessed 在 这 b2 频道 作 显示 在 图示 5. idl accesses 必须 出现 在 一个 比率 的 8 khz (125
µ
s 间隔).
CH1MSB
idl tx
(dt)
LSBST3ST2ST1CH3CH2CH1MSB LSBST3ST2ST1CH3CH2CH1MSB
LSBST3ST2ST1CH3CH2CH1MSBLSBST3ST2ST1CH3
idl rx
(dr)
idl 时钟
(bclkt)
空闲 同步
(fst)
21
19181716151413121110987654321
31
32
33
32
34
35
40
41
36
39
40
41 39
37 37
38
38
CH2
图示 5. idl 接口 定时
: 点此下载
