mpc8245 部分 号码 规格 为 这 mpc8245arzunnnx 序列, rev. 2
10 freescale 半导体
一般 参数
4.3.3 输出 交流 定时 规格
Table 11提供 这 处理器 总线 交流 定时 规格 为 输出 支撑 时间 为 debug 信号 在 这 466-mhz
cpu 的 这 mpc8245 在 推荐 运行 情况 (看Table 2) 和 lv
DD
= 3.3 v ± 0.3 v. 所有 输出
timings 假设 一个 purely resistive 50-
Ω
加载 (看 图示 14 在 这
mpc8245 整体的 处理器 硬件
规格
). 输出 timings 是 量过的 在 这 管脚; 时间-的-flight 延迟 必须 是 增加 为 查出 长度, vias,
和 连接器 在 这 系统. 这些 规格 是 为 这 default 驱动器 strengths 列表 在 这
MPC8245
整体的 处理器 硬件 规格
.
表格 11. 输出 交流 定时 规格
Num 典型的 最小值 最大值 单位 注释
13b 输出 支撑 (debug 信号) 0.0 — ns 1
便条:
1. 所有 记忆 和 related 接口 输出 信号 规格 是 指定 从 这 vm = 1.4 v 的 这 rising 边缘 的 这
记忆 总线 时钟, sdram_同步_在 至 这 ttl 水平的 (0.8 或者 2.0 v) 的 这 信号 在 question. sdram_sync_in 是
这 一样 作 pci_同步_在 在 1:1 模式, 但是 是 两次 这 频率 在 2:1 模式 (processor/memory 总线 时钟 rising
edges 出现 在 每 rising 和 下落 边缘 的 pci_同步_在).