mpc8245 部分 号码 规格 为 这 mpc8245arzunnnx 序列, rev. 2
14 freescale 半导体
pll 配置
1E 11110 33
3
–66
1,2
66–132 231–462 2 (2) 3.5 (2)
1F 11111
10
不 usable 止 止
注释:
1. 限制 用 最大 pci 输入 频率 (66 mhz).
2. 限制 用 最大 记忆 接口 运行 频率 (133 mhz).
3. 限制 用 最小 记忆 vco 频率 (132 mhz).
4. 限制 预定的 至 最大 记忆 vco 频率 (372 mhz).
5. 限制 用 最大 cpu 运行 频率 (466 mhz).
6. 限制 用 最小 cpu vco 频率 (360 mhz).
7. 限制 用 最大 cpu vco 频率 (932 mhz).
8. 限制 用 最小 cpu 运行 频率 (100 mhz).
9. 限制 用 最小 记忆 总线 频率 (50 mhz).
10. 在 时钟 止 模式, 非 clocking occurs inside 这 mpc8245 regardless 的 这 pci_同步_在 输入.
11. 范围 值 是 显示 rounded 向下 至 这 最近的 全部的 号码 (decimal 放置 精度 移除) 为
clarity.
12. pll_cfg[0:4] settings 不 列表 是 保留.
13. 乘法器 ratios 为 这个 pll_cfg[0:4] 设置 是 不同的 从 这 mpc8240 和 是 不
backwards-兼容.
14. pci_同步_在 范围 为 这个 pll_cfg[0:4] 设置 是 不同的 从 这 mpc8240 和 将 不 是 全部地
backwards-兼容.
15. 位 7–4 的 寄存器 补偿 <0xe2> 包含 这 pll_cfg[0:4] 设置 值.
16. 在 pll 绕过 模式, 这 pci_同步_在 输入 信号 clocks 这 内部的 处理器 直接地, 这 附带的
逻辑 pll 是 无能, 和 这 总线 模式 是 设置 为 1:1 (pci:mem) 模式 运作. 这个 模式 是 将 为
硬件 modeling 支持. 这 交流 定时 规格 给 在 这个 文档 做 不 应用 在 这 pll
绕过 模式.
17. 在 双 pll 绕过 模式, 这 pci_同步_在 输入 信号 clocks 这 内部的 附带的 逻辑 直接地, 这
附带的 逻辑 pll 是 无能, 和 这 总线 模式 是 设置 为 1:1 (pci_同步_在:mem) 模式 运作. 在
这个 模式, 这 osc_在 输入 信号 clocks 这 内部的 处理器 直接地 在 1:1 (osc_in:cpu) 模式
运作, 和 这 处理器 pll 是 无能. 这 pci_同步_在 和 osc_在 输入 clocks 必须 是
externally 同步. 这个 模式 是 将 为 硬件 modeling 支持. 这 交流 定时 规格
给 在 这个 文档 做 不 应用 在 这 双 pll 绕过 模式.
表格 19. pll 配置 为 这 466-mhz 部分 offering (持续)
Ref
pll_cfg
[0:4]
11,14,15
466-mhz 部分
9
Multipliers
pci 时钟 输入
(pci_同步_在)
范围
1
(mhz)
Periph
逻辑/mem
总线 时钟
范围
(mhz)
cpu 时钟
范围
(mhz)
pci-至-mem
(mem vco)
mem-至-cpu
(cpu vco)
: 点此下载
