ISO
2
-cmos
mt8960/61/62/63/64/65/66/67
6-23
V
Ref
一个 外部 电压 必须 是 有提供的 至 这 v
Ref
管脚
这个 提供 这 涉及 电压 为 这 数字的
encoding 和 解码 的 这 相似物 信号. 为
V
Ref
= 2.5v, 这 数字的 encode decision 值 为
超载 (最大 相似物 信号 发现 水平的) 是
equal 至 一个 相似物 输入 v
在
= 2.415v (µ-law
版本) 或者 2.5v (一个-law 版本) 和 是 相等的 至
一个 信号 水平的 的 3.17 dbm0 或者 3.14 dbm0
各自, 在 这 codec.
这 相似物 输出 电压 从 这 解码器 在 v
R
是
定义 作:
µ-law:
-0.5 2
C
16.5 + s
V
Ref
X
[(
128
)
+
(
128
)(
33
)]
±
V
补偿
一个-law:
2
C+1
0.5 + s
V
Ref
X
[(
128
)(
32
)]
±
V
补偿
C=0
2
C
16.5 + s
V
Ref
X
[(
128
)(
32
)]
±
V
补偿
C
≠
0
在哪里
C
= chord 号码 (0-7)
S
= 步伐 号码 (0-15)
V
Ref
是 一个 高 阻抗 输入 和 一个 varying
电容的 加载 的 向上 至 40 pf.
这 推荐 涉及 电压 为 这 mt8960
序列 的 codecs 是 2.5v ±0.5%. 这 输出 电压
从 这 涉及 源 应当 有 一个 最大
温度 系数 的 100 ppm/c°. 这个 电压
应当 有 一个 总的 规章制度 容忍 的 ±0.5%
两个都 为 改变 在 这 输入 电压 和 输出
加载 的 这 电压 涉及 源. 一个 电压
涉及 电路 有能力 的 meeting 这些
规格 是 显示 在 图示 5. 相似物 设备
’ad1403a 电压 涉及 电路 是 有能力 的
驱动 一个 大 号码 的 codecs 预定的 至 这 高
输入 阻抗 的 这 v
Ref
输入. 正常的
预防措施 应当 是 带去 在 pcb 布局 设计 至
降低 噪音 连接 至 这个 管脚. 一个 0.1 µf
电容 连接 从 v
Ref
至 地面 和 located
作 关闭 作 可能 至 这 codec 是 推荐 至
降低 噪音 进去 通过 v
Ref
. 这个 电容
应当 有 好的 高 频率 特性.
定时
这 codec 运作 在 一个 同步的 manner (看
图示 9a). 这 codec 是 使活动 在 这 第一
积极的
边缘 的 c2i 之后 f1i有 gone 低. 这
数字的 输出 在 dsto (这个 是 一个 三-状态 输出
驱动器) 将 然后 改变 从 一个 高 阻抗 状态
至 这 sign 位 的 这 encoded pcm 文字 至 是
输出. 这个 将 仍然是 有效的 直到 这 next 积极的
边缘, 当 这 next 大多数 重大的 位 将 是
输出.
在 这 第一 负的 时钟 边缘 (之后 f1i信号 有
被 内部 同步 和 ca 是 在 gndd 或者
V
EE
) 这 逻辑 信号 呈现 在 dsti 将 是 clocked
在 这 输入 变换 寄存器 作 这 sign 位 的 这
新当选的 pcm 文字.
这 第八-位 文字 是 因此 输入 在 dsti 在 负的
edges 的 c2i 和 输出 在 dsto 在 积极的 edges
的 c2i.
F1i
必须 返回 至 一个 高 水平的 之后 这 eighth
时钟 脉冲波 造成 dsto 至 enter 高 阻抗
和
阻止 更远 输入 数据 至 dsti. f1i将
continue 至 是 抽样 在 每 积极的 边缘 的
c2i. (便条: f1i
将 subsequently 是 带去 低
在 这 一样 抽样 框架 至 使能 entry 的
串行 数据 在 csti. 这个 occurs 通常地 mid-框架,
在 conjunction 和 ca=v
DD
, 在 顺序 至 enter 一个 8-位
控制 文字 在 寄存器 b. 在 这个 情况, pcm 输入
和 输出 是 inhibited 用 ca 在 v
DD
.)
图示 5 - 典型 电压 涉及 电路
NC
1234
5678
AD1403A
+5V
2.5v
0.1
µ
F
V
Ref
mt8960-67
过滤/codec
NC NC NC
NC
: 点此下载
