MT8976
iso-cmos
4-30
图示 2 - 管脚 连接
.
管脚 描述
管脚 #
名字 描述
插件 PLCC
12 TxA
transmit 一个 输出
. 单极的 输出 那 能 是 使用 在 conjunction 和 txb 和
外部 线条 驱动器 电路系统 至 发生 这 双极 ds1 信号.
23 TxB
transmit b 输出.
单极的 输出 那 能 是 使用 在 conjunction 和 txa 和
外部 线条 驱动器 电路系统 至 发生 这 双极 ds1 信号.
35 DSTo
数据 st-总线 输出.
一个 2048 kbit/s 串行 输出 stream 这个 包含 这 24
pcm 或者 数据 途径 received 从 这 ds1 线条.
44 NC
非 连接.
59 RxA
receive 一个 complementary 输入.
accepts 一个 单极的 分割 阶段 信号 解码
externally 从 这 received ds1 双极 信号. 这个 输入, 在 conjunction 和 rxb
,
发现 双极 violations 在 这 received 信号.
610 RxB
receive b complementary 输入.
accepts 一个 单极的 分割 阶段 信号 解码
externally 从 这 received ds1 双极 信号. 这个 输入, 在 conjunction 和 rxa
,
发现 双极 violations 在 这 received 信号.
711 RxD
receive 数据 输入.
单极的 rz 数据 信号 解码 从 这 received ds1
信号. 一般地 这 信号 输入 在 rxa
和 rxb是 联合的 externally 和 一个
与非 门 和 这 结果 composite 信号 是 输入 在 这个 管脚.
8 13 CSTi1
控制 st-总线 输入 #1.
一个 2048 kbit/s 串行 控制 stream 这个 carries 24 每-
频道 控制 words.
914 TxFDL
transmit facility 数据 link (输入).
一个 4 khz 串行 输入 stream 那 是 多路复用
在 这 fdl 位置 在 这 esf 模式, 或者 这 f
s
模式 当 在 slc-96 模式. 它 是
clocked 在 在 这 rising 边缘 的 txfdlclk.
10 16 TxFDLClk
transmit facility 数据 link 时钟 (输出).
一个 4 khz 时钟 使用 至 时钟 在 这 fdl
数据.
11 N C
非 连接.
TxA
TxB
NC
DSTo
VSS
IC
NC
F0i
NC
e1.5i
c1.5i
RxSF
TxSF
NC
NC
C2i
NC
NC
NC
NC
RxFDL
NC
NC
RxA
RxB
RxD
NC
CSTi1
TxFDL
NC
TxFDLClk
NC
VSS
CSTi0
E8Ko
NC
VSS
DSTi
RxFDLClk
CSTo
NC
XSt
XCtl
VDD
28 管脚 cerdip/pdip
TxA
TxB
DSTo
NC
RxA
RxB
RxD
CSTi1
TxFDL
TxFDLClk
NC
CSTi0
E8Ko
VSS
VDD
IC
F0i
e1.5i
c1.5i
RxSF
TxSF
C2i
RxFDL
DSTi
RxFDLClk
CSTo
XSt
XCtl
1
65432 44434241
40
7
8
9
10
11
12
13
14
15
16
39
38
37
36
35
34
33
32
31
30
2318 19 20 21 22 24 25 26 27 28
17
29
44 管脚 plcc
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
28
27
26
25
24
23
22
21
: 点此下载
