80C186EA80C188EA 80L186EA80L188EA
介绍
除非 specifically noted 所有 references 至 这
80C186EA 应用 至 这 80C188EA 80L186EA 和
80L188EA References 至 管脚 那 differ 在
这 80C186EA80L186EA 和 这 80C188EA
80L188EA 是 给 在 parentheses 这 ‘‘L’’ 在 这
部分 号码 denotes 低 电压 operation physi-
cally 和 functionally 这 ‘‘C’’ 和 ‘‘L’’ 设备 是
identical
这 80C186EA 是 这 第二 产品 在 一个 新 gen-
限定 的 低-power 高-integration microproces-
sors 它 enhances 这 存在 80C186XL 家族 用
offering 新 特性 和 运行 modes 这
80C186EA 是 物体 代号 兼容 和 这
80C186XL embedded processor
这 80L186EA 是 这 3V 版本 的 这 80C186EA
这 80L186EA 是 functionally 完全同样的 至 这
80C186EA embedded processor 电流
80C186EA 客户 能 容易地 upgrade 它们的 de-
signs 至 使用 这 80L186EA 和 益处 从 这 re-
duced 电源 消耗量 固有的 在 3V operation
这 特性 设置 的 这 80C186EA80L186EA 满足
这 needs 的 低-power 空间-核心的 applications
低-电源 产品 益处 从 这 静态的 de-
sign 的 这 CPU 核心 和 这 整体的 peripherals
作 好 作 低 电压 operation 最小 电流
消耗量 是 达到 用 供应 一个 Powerdown
模式 那 halts 运作 的 这 device 和 freezes
这 时钟 circuits 附带的 设计 增强
确保 那 非-initialized peripherals consume little
current
空间-核心的 产品 益处 从 这 inte-
gration 的 commonly 使用 系统 peripherals 二
有伸缩性的 DMA 途径 执行 cpu-独立
数据 transfers 一个 有伸缩性的 碎片 选择 单位 使简化
记忆 和 附带的 interfacing 这 中断 单位
提供 来源 为 向上 至 128 外部 中断
和 将 prioritize 这些 中断 和 那些 generat-
ed 从 这 在-碎片 peripherals 三 一般 pur-
pose timercounters round 输出 这 特性 设置 的 这
80C186EA
图示 1 显示 一个 块 图解 的 这 80C186EA
80C188EA 这 执行 单位 (eu) 是 一个 增强
8086 CPU 核心 那 includes 专心致志的 硬件 至
速 向上 有效的 地址 calculations 增强
执行 速 为 多样的-位 变换 和 rotate 在-
structions 和 为 乘以 和 分隔 instructions
string move 说明 那 运作 在 全部 总线
bandwidth ten 新 instructions 和 静态的 opera-
tion 这 总线 接口 单位 (biu) 是 这 一样 作 那
建立 在 这 原来的 80C186 家族 products 一个
独立 内部的 总线 是 使用 至 准许 communi-
cation 在 这 BIU 和 内部的 peripherals
80C186EA 核心 ARCHITECTURE
总线 接口 单位
这 80C186EA 核心 包含 一个 总线 控制
那 发生 local 总线 控制 signals 在 addition
它 雇用 一个 HOLDHLDA 协议 至 share 这 local
总线 和 其它 总线 masters
这 总线 控制 是 有责任 为 generating 20
位 的 address 读 和 写 strobes 总线 循环
状态 信息 和 数据 (为 写 行动) 在-
formation 它 是 也 有责任 为 读 数据 止
这 local 总线 在 一个 读 operation SRDY 和
ARDY 输入 管脚 是 提供 至 扩展 一个 总线 循环
在之外 这 最小 四 states (clocks)
这 local 总线 控制 也 发生 二 控制
信号 (den
和 dtr) 当 接合 至 exter-
nal transceiver chips 这个 能力 准许 这 addi-
tion 的 transceivers 为 简单的 buffering 的 这 mulit-
plexed addressdata bus
时钟 发生器
这 处理器 提供 一个 在-碎片 时钟 发生器
为 两个都 内部的 和 外部 时钟 generation 这
时钟 发生器 特性 一个 结晶 oscillator 一个 分隔-
用-二 counter 和 二 低-电源 运行
modes
这 振荡器 电路 是 设计 至 是 使用 和 ei-
ther 一个
并行的 resonant
基本的 或者 第三-在-
声调 模式 结晶 network Alternatively 这 oscilla-
tor 电路 将 是 驱动 从 一个 外部 时钟
source 图示 2 显示 这 各种各样的 运行 模式
的 这 振荡器 circuit
这 结晶 或者 时钟 频率 选择 必须 是 两次
这 必需的 处理器 运行 频率 预定的 至
这 内部的 分隔-用-二 counter 这个 计数器 是
使用 至 驱动 所有 内部的 阶段 clocks 和 这 exter-
nal CLKOUT signal CLKOUT 是 一个 50% 职责 循环
处理器 时钟 和 能 是 使用 至 驱动 其它 sys-
tem components 所有 交流 timings 是 关联 至
CLKOUT
这 下列的 参数 是 推荐 当
choosing 一个 crystal
温度 Range 应用 明确的
等效串联电阻 (相等的 序列 阻抗) 60
X
最大值
C0 (调往 电容 的 结晶) 70 pF 最大值
C
L
(加载 电容) 20 pF
g
2pF
驱动 Level 2 mW 最大值
4
4