80C186EA80C188EA 80L186EA80L188EA
272432–3
(一个) 结晶 连接
NOTE
这 L
1
C
1
网络 是
仅有的
必需的 当 使用 一个 第三-overtone crystal
272432–4
(b) 时钟 连接
图示 2 时钟 配置
80C186EA 附带的
ARCHITECTURE
这 80C186EA 有 整体的 一些 一般 sys-
tem peripherals 和 一个 CPU 核心 至 create 一个 com-
pact 还 powerful system 这 整体的 peripher-
als 是 设计 至 是 有伸缩性的 和 提供 logical
interconnections 在 支承的 单位 (eg 这
中断 控制 单位 支持 中断 requests
从 这 timercounters 或者 DMA 途径)
这 列表 的 整体的 peripherals include
4-输入 中断 控制 单位
3-频道 TimerCounter 单位
2-频道 DMA 单位
13-输出 碎片-选择 单位
Refresh 控制 单位
电源 管理 逻辑
这 寄存器 有关联的 和 各自 整体的 peri-
heral 是 包含 在里面 一个 128 x 16 寄存器 文件
called 这 附带的 控制 块 (pcb) 这 PCB
能 是 located 在 也 记忆 或者 IO 空间 在
任何 256 字节 地址 boundary
图示 3 提供 一个 列表 的 这 寄存器 有关联的
和 这 PCB 当 这 processor’s 中断 控制
单位 是 在 主控 Mode 在 从动装置 Mode 这 defini-
tions 的 一些 寄存器 change 图示 4 提供
寄存器 定义 明确的 至 从动装置 Mode
中断 控制 单位
这 80C186EA 能 receive 中断 从 一个 num-
ber 的 sources 两个都 内部的 和 external 这 inter-
rupt 控制 单位 (icu) serves 至 merge 这些 re-
quests 在 一个 priority basis 为 单独的 维护 用
这 CPU 各自 中断 源 能 是 独立-
ly masked 用 这 中断 控制 单位 或者 所有 inter-
rupts 能 是 globally masked 用 这 CPU
内部的 中断 来源 包含 这 计时器 和
DMA channels 外部 中断 来源 来到
从 这 四 输入 管脚 INT30 这 NMI 中断
管脚 是 不 控制 用 这 ICU 和 是 passed 直接-
ly 至 这 CPU 虽然 这 计时器 仅有的 有 一个
要求 输入 至 这 ICU 独立的 vector 类型 是
发生 至 维护 单独的 中断 在里面 这
计时器 Unit
TimerCounter 单位
这 80C186EA TimerCounter 单位 (tcu) 提供
三 16-位 可编程序的 timers 二 的 这些 是
高级地 有伸缩性的 和 是 连接 至 外部 管脚 为
控制 或者 clocking 一个 第三 计时器 是 不 连接 至
任何 外部 管脚 和 能 仅有的 是 clocked internally
However 它 能 是 使用 至 时钟 这 其它 二 计时器
channels 这 TCU 能 是 使用 至 计数 外部
events 时间 外部 events 发生 非-repeti-
tive waveforms 发生 安排时间 interrupts etc
5
5
: 点此下载
