®
6
PCM1727
DIN
BCKIN
LRCIN
SCKO2
SCKO1
SCKO3
DATA
BCK
LRCK
SCI
XT1
18
17
19
20
7
8
9
10
ML
MC
MD
RSTB
14
XT2
223223
11
15
16
1
24
27mhz clk 输出
+
10µF
Post
LPF
Post
LPF
Analog
沉默的
Analog
沉默的
STRB
SCKO
SDO
PIO
System
控制
rch 相似物 输出
lch 相似物 输出
12 13
MPEG
解码器
Buffer
384f
S
AGND
PGND DGND
V
CA
+5v 相似物
+5v 相似物
V
DD
V
CP
V
输出
L
V
输出
R
零
CAP
PCM1727
27MHz
Master
时钟
cd-da
DSP
21
缓存区
33.8688m
Karaoke
DSP
6
缓存区
768/384f
S
典型 连接 图解
图示 1 illustrates 这 典型 连接 图解 为
pcm1727 在 一个 dvd 音频的 应用. 这 27mhz mas-
ter video 时钟 (f
M
) 驱动 xt1 (管脚 1) 的 pcm1727. 一个
可编程序的 系统 时钟 是 发生 用 这 pcm1727
pll, 和 scko2 使用 至 驱动 这 mpeg2 解码器’s
系统 时钟 输入. scko1 使用 至 驱动 这 cd-da dsp’s
系统 时钟 输入, scko3 使用 至 驱动 karaoke dsp’s
系统 时钟 输入. 这 标准 音频的 信号 (数据, 位
时钟, 和 文字 时钟) 是 发生 在 这 解码器 从
pcm1727’s 系统 时钟, 供应 同步 的
音频的 和 video 信号.
双 pll 电路
pcm1727 有 一个 可编程序的 内部的 双 pll 电路,
作 显示 在 图示 2. 这 pll 是 设计 至 接受 一个
27mhz 主控 时钟 或者 结晶 振荡器 和 发生 所有
内部的 系统 clocks 必需的 至 运作 这 数字的 过滤
和
∆Σ
modulator, 在 384f
S
. 如果 一个 外部 主控 时钟 是
使用, xt2 应当 是 连接 至 地面. 这 pll 将
直接地 追踪 任何 变化 在 这 主控 时钟’s 频率,
和 jitter 在 这 系统 时钟 是 指定 在 150ps 典型.
图示 3 illustrates 这 定时 (所需的)东西 为 这 27mhz
主控 时钟. 图示 4 illustrates 这 系统 时钟 connec-
tions 为 一个 外部 时钟 或者 结晶 振荡器.
图示 1. 连接 图解 为 外部 主控 时钟 在 一个 典型 mpeg2 应用.
图示 2. pll 块 图解.
振荡器
XT2 XT1 MCKO
27MHz
阶段 detector
和 循环 过滤
VCO
PLL1
PLL2
m 计数器
n 计数器
计数器 p
24 1 4
SCKO1
33.8688mhz
21
SCKO3
768fs/384fs
6
SCKO2
384fs
Internal
System
时钟
20
Data
只读存储器
频率 控制
阶段 detector
和 循环 过滤
VCO
n 计数器
m 计数器
: 点此下载
