intel 82443lx (pac)
E
4
1/29/98 1:26 pm 440lx_20.doc
intel confidential
(直到 发行 日期)
内容
页
1.0. overview..............................................................................................................................................9
2.0. 信号 描述 ........................................................................................................................13
2.1. pac 信号 .......................................................................................................................................14
2.1.1. host 接口 信号 .....................................................................................................14
2.1.2. dram 接口 信号.....................................................................................................15
2.1.3. pci 接口 信号 .........................................................................................................20
2.1.4. 一个.g.p. 接口 信号.....................................................................................................22
2.1.5. clocks, 重置, 和 miscellaneous 信号 ...............................................................25
2.2. 电源-向上/重置 strapping 选项 ....................................................................................................26
2.3. 状态 的 pac 输出 和 bi-directional 信号 在 hard 重置 ....................................................27
3.0. 寄存器 描述....................................................................................................................29
3.1. 寄存器 进入 .................................................................................................................................30
3.1.1. confadd—configuration 地址 寄存器.............................................................30
3.1.2. confdata—configuration 数据 寄存器 ..................................................................31
3.1.3. 配置 空间 mechanism ...................................................................................31
3.1.3.1. routing 这 配置 accesses 至 pci 或者 一个.g.p. ...........................................................31
3.1.3.2. pci 总线 配置 mechanism........................................................................................31
3.1.3.3. mapping 的 配置 循环 在 一个.g.p. ..........................................................................32
3.2. pci 配置 空间 (设备 0 和 设备 1)..............................................................................32
3.3. 寄存器 set—device 0 (host-至-pci 桥) .....................................................................................35
3.3.1. vid—vendor identification 寄存器 (设备 0) ........................................................35
3.3.2. did—device identification 寄存器 (设备 0) ..........................................................35
3.3.3. pcicmd—pci command 寄存器 (设备 0)...................................................................36
3.3.4. pcists—pci 状态 寄存器 (设备 0).........................................................................37
3.3.5. rid—revision identification 寄存器 (设备 0) ......................................................38
3.3.6. subc—sub-类 代号 寄存器 (设备 0) .................................................................38
3.3.7. bcc—base 类 代号 寄存器 (设备 0)..................................................................38
3.3.8. mlt—master latency 计时器 寄存器 (设备 0) .......................................................39
3.3.9. hdr—header 类型 寄存器 (设备 0)..........................................................................39
3.3.10. apbase—aperture 根基 配置 寄存器 (设备 0)..............................39
3.3.11. capptr—capabilities pointer (设备 0).....................................................................40
3.3.12. paccfg—pac 配置 寄存器 (设备 0)....................................................41
3.3.13. dbc—data 缓存区 控制 寄存器 (设备 0) ......................................................42
3.3.14. drt—dram 行 类型 寄存器 (设备 0)...................................................................43
3.3.15. dramc—dram 控制 寄存器 (设备 0)...............................................................44
3.3.16. dramt—dram 定时 寄存器 (设备 0) ....................................................................44
3.3.17. pam—programmable attribute 编排 寄存器 (pam[6:0]) (设备 0).................46
3.3.18. drb—dram 行 boundary 寄存器 (设备 0)......................................................48
: 点此下载
