4-204
82C37A
图示 7 显示 一个 应用 为 一个 dma 系统 使用 这
82c37a dma 控制 和 这 80c286 微处理器.
在 这个 应用, 这 系统 时钟 comes 从 这 82c284
时钟 发生器 pclk 信号 这个 是 inverted 至 提供
恰当的 准备好 建制 和 支撑 时间 至 这 dma 控制 在
一个 80c286 系统. 这 读 和 写 信号 从 这
dma 控制 将 是 连线的 直接地 至 这 读/写 con-
trol 信号 从 这 82c288 总线 控制. 这 octal 获得
为 a8-a15 从 这 dma 控制’s 数据 总线 是 在 这 local
80c286 地址 总线 所以 那 记忆 碎片 选择 将 安静的
是 发生 在 dma transfers. 这 transceiver 在 a0-
a7 是 控制 用 aen 和 是 不 需要, 但是 将 是
使用 至 驱动 一个 heavily 承载 系统 地址 总线 在
transfers. 这 数据 总线 transceivers simply 分开 这 dma
控制 从 这 local 微处理器 总线 和 准许 pro-
gramming 在 这 upper 或者 更小的 half 的 这 数据 总线.
图示 7. 80c286 dma 应用
MEMW
MEMR
MEMCS
记忆
a0 - a23
IOW
DACK
i/o
IOR
系统
总线
a0 - a7
TRANSCEIVER
oet/r
设备
DREQ
CS
d0 - d15
trans-
CEIVER
trans-
CEIVER
获得
STB
OE
AEN
d0-d7
V
CC
a0-a7
IOR
IOW
MEMR
MEMW
dack 0-3
d0-d7
dreq 0-3
EOPAEN
ADSTB
HRQ
HLDA
CLK
准备好
82C37A
IOR
IOW
MEMR
MEMW
至 相应的
82c288 信号 和
记忆/peripherals
d8 - d15
TRANSCEIVER
获得
d0 - d7
a8 - a15
DECODE
碎片 选择
至 记忆/
PERIPHERALS
80C286
a0-a23
d0-d15
准备好
HLD
HLDA
CLK
IORC
IOWC
MRDC
MWTC
IOR
IOW
MEMR
MEMW
CLK
82C288
82C284
CLK
PCLK
准备好
: 点此下载
