4 s29pl127j/s29pl129j/s29pl064j/s29pl032j
31107A62 april 7, 2005
初步的
一般 描述
这 pl127j/pl129j/pl064j/pl032j 是 一个 128/128/64/32 mbit, 3.0 volt-only 页
模式 和 同时发生的 读/写 flash 记忆 设备 有组织的 作 8/8/4/2
mwords. 这 设备 是 offered 在 这 下列的 包装:
11mm x 8mm, 80-球 fine-程度 bga standalone (pl127j 和 pl129j)
8mm x 11.6mm, 64-球 fine-程度 bga multi-碎片 兼容
(pl127j/pl129j)
8.15mm x 6.15mm, 48-球 fine-程度 bga standalone (pl064j/pl032j)
7mm x 9mm, 56-球 fine-程度 bga multi-碎片 兼容 (pl064j 和
pl032j)
20mm x 14mm, 56-管脚 tsop (pl127j)
这 文字-宽 数据 (x16) 呈现 在 dq15-dq0. 这个 设备 能 是 pro-
grammed 在-系统 或者 在 标准 非易失存储器 programmers. 一个 12.0 v v
PP
是 不
必需的 为 写 或者 擦掉 行动.
这 设备 提供 快 页 进入 时间 的 20 至 30 ns, 和 相应的 ran-
dom 进入 时间 的 55 至 70 ns, 各自, 准许 高 速
微处理器 至 运作 没有 wait states. 至 eliminate 总线 contention 这
设备 有 独立的 碎片 使能 (ce#), 写 使能 (we#) 和 输出 使能
(oe#) 控制. 便条: 设备 pl129j 有 2 碎片 使能 输入 (ce1#, ce2#).
同时发生的 读/写 运作 和 零 latency
这 同时发生的 读/写 architecture 提供
同时发生的 运作
用 dividing 这 记忆 空间 在 4 banks, 这个 能 是 考虑 至 是 四
独立的 记忆 arrays 作 far 作 确实 行动 是 影响. 这 设备
能 改进 整体的 系统 效能 用 准许 一个 host 系统 至 程序
或者 擦掉 在 一个 bank, 然后 立即 和 同时发生地 读 从 另一
bank 和 零 latency (和 二 同时发生的 行动 运行 在 任何 一个
时间). 这个 releases 这 系统 从 waiting 为 这 completion 的 一个 程序 或者
擦掉 运作, 非常 improving 系统 效能.
这 设备 能 是 有组织的 在 两个都 顶 和 bottom sector 配置. 这
banks 是 有组织的 作 跟随:
Bank pl127j sectors pl064j sectors pl032j sectors
一个 16 mbit (4 kw x 8 和 32 kw x 31) 8 mbit (4 kw x 8 和 32 kw x 15) 4 mbit (4 kw x 8 和 32 kw x 7)
B 48 mbit (32 kw x 96) 24 mbit (32 kw x 48) 12 mbit (32 kw x 24)
C 48 mbit (32 kw x 96) 24 mbit (32 kw x 48) 12 mbit (32 kw x 24)
D 16 mbit (4 kw x 8 和 32 kw x 31) 8 mbit (4 kw x 8 和 32 kw x 15) 4 mbit (4 kw x 8 和 32 kw x 7)
Bank pl129j sectors ce# 控制
1A 16 mbit (4 kw x 8 和 32 kw x 31) CE1#
1B 48 mbit (32 kw x 96) CE1#
2A 48 mbit (32 kw x 96) CE2#
2B 16 mbit (4 kw x 8 和 32 kw x 31) CE2#
: 点此下载
