首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1042938
 
资料名称:SC26C92C1A
 
文件大小: 203K
   
说明
 
介绍:
Dual universal asynchronous receiver/transmitter DUART
 
 


: 点此下载
  浏览型号SC26C92C1A的Datasheet PDF文件第3页
3
浏览型号SC26C92C1A的Datasheet PDF文件第4页
4
浏览型号SC26C92C1A的Datasheet PDF文件第5页
5
浏览型号SC26C92C1A的Datasheet PDF文件第6页
6

7
浏览型号SC26C92C1A的Datasheet PDF文件第8页
8
浏览型号SC26C92C1A的Datasheet PDF文件第9页
9
浏览型号SC26C92C1A的Datasheet PDF文件第10页
10
浏览型号SC26C92C1A的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
飞利浦 半导体 产品 规格
SC26C92
双 普遍的 异步的 接受者/传输者 (duart)
2000 jan 31
7
交流 特性
1,
2,
4
V
CC
= 5v
±
10%, t
一个
= –40
c 至 85
c, 除非 否则 指定.
限制
标识 参数 最小值 Typ
3
最大值 单位
重置 定时 (看 图示 3)
t
RES
重置 脉冲波 宽度 200 ns
总线 定时
5
(看 图示 4)
t
a0-a3 建制 时间 至 rdn, wrn 低 10 ns
t
AH
a0-a3 支撑 时间 从 rdn, wrn 低 25 ns
t
CS
cen 建制 时间 至 rdn, wrn 低 0 ns
t
CH
cen 支撑 时间 从 rdn, wrn 高 0 ns
t
RW
wrn, rdn 脉冲波 宽度 70 ns
t
DD
数据 有效的 之后 rdn 低 55 ns
t
DF
数据 总线 floating 之后 rdn 高 25 ns
t
DS
数据 建制 时间 在之前 wrn 或者 cen 高 25 ns
t
DH
数据 支撑 时间 之后 wrn 或者 cen 高 0 ns
t
RWD
高 时间 在 读 和/或者 写
5,
6
30 ns
端口 定时
5
(看 图示 5)
t
PS
端口 输入 建制 时间 在之前 rdn 低 0 ns
t
PH
端口 输入 支撑 时间 之后 rdn 高 0 ns
t
PD
运算
n
输出 有效的 从 wrn 高 100 ns
中断 定时 (看 图示 6)
intrn (或者 op3-op7 当 使用 作 中断) negated 从:
读 rxfifo (rxrdy/ffull 中断) 100 ns
写 txfifo (txrdy 中断) 100 ns
t
IR
重置 command (破裂 改变 中断) 100 ns
停止 c/t command (计数器 中断) 100 ns
读 ipcr (输入 端口 改变 中断) 100 ns
写 imr (clear 的 中断 掩饰 位) 100 ns
时钟 定时 (看 图示 7)
t
CLK
x1/clk 高 或者 低 时间 50 ns
f
CLK
x1/clk 频率 0.1 3.6864 8 MHz
t
CTC
ctclk (ip2) 高 或者 低 时间 55 ns
f
CTC
ctclk (ip2) 频率 0 8 MHz
t
RX
rxc 高 或者 低 时间 (16x) 30 ns
f
RX
rxc 频率 (16x)
(1x)
8
0
0
16
1
MHz
MHz
t
TX
txc 高 或者 低 时间 (16x) 30 ns
f
TX
txc 频率 (16x)
(1x)
8
0
0
16
1
MHz
MHz
传输者 定时 (看 图示 8)
t
TXD
txd 输出 延迟 从 txc 外部 时钟 输入 在 ip 管脚 60 ns
t
TCS
输出 延迟 从 txc 低 在 运算 管脚 至 txd 数据 输出 5 30 ns
接受者 定时 (看 图示 9)
t
RXS
rxd 数据 建制 时间 在之前 rxc 高 在 外部 时钟 输入 在 ip 管脚 50 ns
t
RXH
rxd 数据 支撑 时间 之后 rxc 高 在 外部 时钟 输入 在 ip 管脚 50 ns
注释:
1. 参数 是 有效的 在 指定 温度 范围.
2. 所有 电压 度量 是 关联 至 地面 (地). 为 测试, 所有 输入 摆动 在 0.4v 和 3.0v 和 一个 转变 时间 的 5ns
最大. 为 x1/clk 这个 摆动 是 在 0.4v 和 4.4v. 所有 时间 度量 是 关联 在 输入 电压 的 0.8v 和 2.0v 和
输出 电压 的 0.8v 和 2.0v, 作 适合的.
3. 典型 值 是 在 +25
°
c, 典型 供应 电压, 和 典型 处理 参数.
4. 测试 情况 为 输出: c
L
= 150pf, 除了 中断 输出. 测试 情况 为 中断 输出: c
L
= 50pf, r
L
= 2.7k
至 v
CC
.
5. 定时 是 illustrated 和 关联 至 这 wrn 和 rdn 输入. 也, cen 将 是 这 ‘strobing’ 输入. cen 和 rdn (also cen 和
wrn) 是 ored 内部. 这 信号 asserted last initiates 这 循环 和 这 信号 negated 第一 terminates 这 循环.
6. 如果 cen 是 使用 作 这 ‘strobing’ 输入, 这 参数 定义 这 最小 高 时间 在 一个 cen 和 这 next. 这 rdn 信号 必须
是 negated 为 t
RWD
至 保证 那 任何 状态 寄存器 改变 是 有效的.
7. 最小 发生率 是 不 测试 但是 是 有保证的 用 设计. 结晶 发生率 2 至 4 mhz.
8. clocks 为 1x 模式 应当 是 对称的.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com