1996 三月 22 7
飞利浦 半导体 产品 规格
微控制器 为 tv 和 video (mtv)
83c145; 83c845
83c055; 87c055
注释
1. 端口 0, 端口 1 , 和 端口 3 管脚 那 有 逻辑 1s 写 至 它们 float, 和 在 那 状态 能 是 使用 作
高-阻抗 输入.
2. 这 状态 的 这 管脚 能 总是 是 读 从 这 端口 寄存器 用 这 程序.
3. p3.0, p3.4, 和 p3.7 能 是 externally 牵引的 向上 作 高 作 +12 V
±
5%; 当 p3.5 和 p3.6 有 10 毫安 驱动
能力.
4. 为 各自 pwm 块, 一个 寄存器 位 (寄存器 pwmn; 位 pwne; n = 0 至 7) 控制 whether 这 相应的 管脚 是
控制 用 这 块 或者 用 端口 0; 端口 0 控制 这 管脚 立即 之后 一个 重置. regardless 的 如何 各自 管脚 是
控制, 它 能 是 externally 牵引的 向上 作 高 作 +12 V
±
5%.
5. 任何 的 这 端口 1 管脚 是 驱动 低 如果 这 相应的 端口 寄存器 位 是 写 作 一个 逻辑 0, 或者 为 p1.3 仅有的, 如果
这 tdac 单元 presents 一个 逻辑 0.
HSYNC 26
horizontal 同步
: 一个 专心致志的 输入 为 一个 ttl-水平的 版本 的 这 horizontal 同步
脉冲波. 这 极性 的 这个 脉冲波 是 可编程序的; 它的 trailing 边缘 是 使用 用 这 osd
facility 作 这 涉及 为 horizontal 安置.
VSYNC 27
vertical 同步
: 一个 专心致志的 输入 为 一个 ttl-水平的 版本 的 这 vertical 同步 脉冲波. 这
极性 的 这个 脉冲波 是 可编程序的, 和 也 边缘 能 提供 作 这 涉及 为
vertical 定时.
VCLK1 28
vclk1: video 时钟 1
; 输入 为 这 horizontal 定时 涉及 为 这 osd facility.
vclk2: video 时钟 2
; 输出 从 这 在-碎片 video 振荡器. vclk1 和 vclk2
是 将 至 是 使用 和 一个 外部 lc 电路 至 提供 一个 在-碎片 振荡器. 这
时期 的 这 video 时钟 是 决定 此类 那 这 宽度 的 一个 pixel 在 这 osd 是
equal 至 这 inter-线条 分离 的 这 raster.
VCLK2 29
BF 30
background/foreground
: 一个 totem-柱子 输出 这个, 当 vctrl 是 起作用的,
indicates whether 这 电流 video 数据 代表 一个 foreground (低) 或者
background (高) 点 在 一个 character. 这个 信号 能 是 使用 至 减少 这 强烈
的 这 background colour 和 因此 emphasize 这 text.
XTAL1 31
XTAL1
: 输入 至 这 反相的 (振荡器) amplifier 和 时钟 发生器 电路 那
提供 这 定时 涉及 为 所有 83c055 逻辑 其它 比 这 osd facility.
XTAL2
: 振荡器 输出 终端 为 系统 时钟. xtal1 和 xtal2 能 是 使用
和 一个 quartz 结晶 或者 陶瓷的 共振器 至 提供 一个 在-碎片 振荡器. alternatively,
xtal1 能 是 连接 至 一个 外部 时钟, 和 xtal2 left unconnected.
XTAL2 32
RST 33
重置
: 如果 这个 管脚 是 高 为 二 机器 循环 (24 振荡器 时期) 当 这
振荡器 是 运动, 这 mtv 是 重置. 这个 管脚 是 也 使用 作 一个 串行 输入 至 enter 一个
测试 或者 非易失存储器 程序编制 模式, 作 在 这 87c751.
V
DD
42
电源 供应
: 为 正常的 和 电源-向下 运作.
标识 管脚 描述
: 点此下载
