2.2 manchester encoder/
差别的 驱动器
数据 encoding 和 传递 begins 当 这
transmit 使能 输入 (txe) 变得 高 和 contin-
ues 作 长 作 这 txe 仍然是 高. 它 是 essential
那 这 transmit 使能 和 transmit 数据 输入
满足 这 建制 和 支撑 时间 (所需的)东西 为 这
rising 边缘 的 这 transmit 时钟.
传递 ends 当 这 transmit 使能 输入
变得 低. 这 last 转变 occurs 在 这 中心 的
这 位 cell 如果 这 last 位 是 一个, 或者 在 这 boundary
的 这 位 cell 如果 这 last 位 是 零.
这 aui 差别的 线条 驱动器, 这个 有 这 能力
至 驱动 向上 至 50 计量表 的 twisted-一双 aui/ethernet
transceiver 缆索, 提供 这 发射级-结合
逻辑 (ecl) 水平的 信号.
和 这 sel 输入, 选择 一个 的 二 模式, 全部-
步伐 或者 half-步伐. 当 sel 是 低, tx+ 是 积极的
在 relation 至 tx- 在 这 空闲 状态. 当 sel 是 高,
tx+ 和 tx- 是 equal 在 这 空闲 状态. 计算数量 5-1
通过 5-3 illustrate aui transmit 定时. 一个 exter-
nal 接口 电路 utilizing 这些 信号 might
resemble 图示 2-2. 在 此类 一个 配置, 这
transmit 接口 电路 可以 utilize 一个 分开
变压器 leading 至 这 83b692 这个 将
然后 驱动 这 coax 信号 至 这 网络. 另一
选项 将 使用 这 aui 连接器 这个 将 go
至 外部 设备.
2.3 manchester 解码器
解码 是 accomplished 用 一个 差别的 输入
接受者 电路 和 一个 相似物 阶段-锁 循环
那 separates 这 manchester-encoded 数据
stream 在 时钟 信号 和 nrz 数据.
至 阻止 噪音 在 这 aui rx+ 或者 rx- 输入 从
falsely triggering 这 解码器, 一个 squelch 电路 re-
jects 信号 和 脉冲波 widths 较少 比 20 nsec
(负的 going), 或者 和 水平 较少 比 -175 mv.
当 这 输入 超过 这 squelch 限制, 这
相似物 阶段-锁 循环 locks 面向 这 新当选的
信号 和 这 83c694d decodes 一个 数据 框架.
这 运输车 sense (crs) 是 使活动, 和 这 re-
ceive 数据 (rxd) 和 receive 时钟 (rxc) 变为
有 在里面 five 位 时间. 在 这 终止 的 一个 框架,
当 这 正常的 mid-位 转变 在 这 差别的
输入 ceases, 运输车 sense 是 de-使活动. 这
receive 时钟 仍然是 起作用的 为 一个 额外的 five
位 时间. 计算数量 5-4 通过 5-6 illustrate 这
receive 定时. 一个 外部 接口 电路 为 rx+
和 rx- might 是 设计 像 图示 2-3.
至 避免 信号 corruption 造成 用 过度的
电压 fluctuation 在 这 电源 供应, 它 是 desir-
能 至 externally 执行 一个 电压 规章制度
系统 consisting 的 一个 5.1-volt 齐纳 二极管. typi-
cally, 作 显示 在 图示 2-4, 这 二极管’s cathode
是 连接 至 管脚 20, 管脚 23, 这 vcc 一侧 的 这
osr 电阻, 这 vcc 一侧 的 这 bsr 电阻, 和
一个 510
Ω
1
⁄
4
-watt 电阻 这个 变得 从 这
齐纳’s cathode 至这 12-volt 电源
供应.
COA
CABL
150Ω 1%
150Ω 1%
+5V
TX+
tx-
83B692
ETHERNET
TRANSCEIVER
图示 2-2. aui transmit path
39.2Ω 1%
AUI
连接器
39.2Ω 1%
0.1µ
0.02µ
F
F
0.02µ
F
rx- 或者 cd-
RX+ 或者 CD+
图示 2-3. aui receive path
ARCHITECTURE
83C694D
5
: 点此下载
