4
进步 信息
2 mbit / 3 mbit / 4 mbit / 8 mbit firmware hub
sst49lf002a / sst49lf003a / sst49lf004a / sst49lf008a
©2001 硅 存储 技术, 公司 s71161-06-000 9/01 504
图示 2: W
RITE
W
AVEFORMS
表格 2: fwh w
RITE
C
YCLE
时钟
循环
地方
名字
地方 内容
fwh[3:0]
1
fwh[3:0]
方向 Comments
1 开始 1110 在 fwh4 必须 是 起作用的 (低) 为 这 部分 至 respond.
仅有的 这 last 开始 地方 (在之前 fwh4 transitioning
高) 应当 是 公认的. 这 开始 地方 内容
表明 一个 fwh 记忆 读 循环.
2 IDSEL 0000 至 1111 在 indicates 这个 sst49lf00xa 设备 应当
respond. 如果 这 idsel (id 选择) 地方 matches 这
值 id[3:0], 然后 那 particular 设备 将 respond
至 这 全部的 总线 循环.
3-9 IMADDR YYYY 在 这些 七 时钟 循环 制造 向上 这 28-位 记忆
地址. yyyy 是 一个 nibble 的 这 全部 地址.
地址 是 transferred 大多数-重大的 nibble 第一.
10 IMSIZE 0000 (1 字节) 在 这个 大小 地方 indicates 如何 许多 字节 将 是
transferred 在 multi-字节 行动. 这 fwh
仅有的 支持 单独的-字节 写. imsize=0000b
11 数据 YYYY 在 这个 地方 是 这 least-重大的 nibble 的 这 数据 字节.
这个 数据 是 也 这 数据 至 是 编写程序 在 这
flash 记忆 或者 任何 有效的 flash command.
12 数据 YYYY 在 这个 地方 是 这 大多数-重大的 nibble 的 这 数据 字节.
13 TAR0 1111 在 然后 float 在 这个 时钟 循环, 这 主控 (intel ich) 有 驱动 这
然后 float 总线 至 所有 ‘1’s 和 然后 floats 这 总线 较早的 至
这 next 时钟 循环. 这个 是 这 第一 部分 的 这 总线
“turnaround 循环.”
14 TAR1 1111 (float) float 然后 输出 这 sst49lf00xa takes 控制 的 这 总线 在 这个
循环. 在 这 next 时钟 循环 它 将 是 驱动 这
“sync” 数据.
15 RSYNC 0000 输出 这 sst49lf00xa 输出 这 值 0000, indicat-
ing 那 它 有 received 数据 或者 一个 flash command.
16 TAR0 1111 输出 然后 float 在 这个 时钟 循环, 这 sst49lf00xa 有 驱动 这
总线 至 所有 然后 float ‘1’s 和 然后 floats 这 总线 较早的 至
这 next 时钟 循环. 这个 是 这 第一 部分 的 这 总线
“turnaround 循环.”
17 TAR1 1111 (float) float 然后 在 这 主控 (intel ich) 重新开始 控制 的 这 总线 在
这个 循环.
t2.4 504
1. 地方 内容 是 有效的 在 这 rising 边缘 的 这 呈现 时钟 循环.
CLK
FWH4
fwh[3:0]
504 ill f60.1
STR 数据 TA RTA R
RSYNC
IMSIMADDRIDS
: 点此下载
