STK10C68
july 1999 4-7
这 stk10c68 有 二 模式 的 运作:
SRAM
模式 和 nonvolatile 模式, 决定 用 这
状态 的 这 ne
管脚. 当 在
SRAM
模式, 这 mem-
ory 运作 作 一个 标准 快 静态的
内存
. 当 在
nonvolatile 模式, 数据 是 transferred 在 并行的 从
SRAM
至
可擦可编程只读存储器
或者 从
可擦可编程只读存储器
至
SRAM
.
噪音 仔细考虑
便条 那 这 stk10c68 是 一个 高-速 记忆
和 所以 必须 有 一个 高-频率 绕过 capaci-
tor 的 大概 0.1
µ
f 连接 在 v
CC
和 v
SS
, 使用 leads 和 查出 那 是 作 短的 作
可能. 作 和 所有 高-速
CMOS
ics, 正常的
细致的 routing 的 电源, 地面 和 信号 将
帮助 阻止 噪音 问题.
sram 读
这 stk10c68 执行 一个
读
循环 whenever e
和 g是 低 和 ne和 w是 高. 这 地址
指定 在 管脚 一个
0-12
确定 这个 的 这 8,192
数据 字节 将 是 accessed. 当 这
读
是 initi-
ated 用 一个 地址 转变, 这 输出 将 是
有效的 之后 一个 延迟 的 t
AVQV
(
读
循环 #1). 如果 这
读
是 initiated 用 e或者 g, 这 输出 将 是 有效的
在 t
ELQV
或者 在 t
GLQV
, whichever 是 后来的 (
读
循环 #2).
这 数据 输出 将 repeatedly respond 至 地址
改变 在里面 这 t
AVQV
进入 时间 没有 这 需要
为 transitions 在 任何 控制 输入 管脚, 和 将
仍然是 有效的 直到 另一 地址 改变 或者 直到 e
或者 g是 brought 高 或者 w或者 ne是 brought 低.
sram 写
一个
写
循环 是 执行 whenever e和 w是
低 和 ne
是 高. 这 地址 输入 必须 是 sta-
ble 较早的 至 进去 这
写
循环 和 必须
仍然是 稳固的 直到 也 e
或者 w变得 高 在 这
终止 的 这 循环. 这 数据 在 管脚 dq
0-7
将 是 writ-
ten 在 这 记忆 如果 它 是 有效的 t
DVWH
在之前 这 终止
的 一个 w
控制
写
或者 t
DVEH
在之前 这 终止 的 一个
E
控制
写
.
它 是 推荐 那 g
是 保持 高 在 这
全部
写
循环 至 避免 数据 总线 contention 在
这 一般 i/o 线条. 如果 g
是 left 低, 内部的 电路系统
将 转变 止 这 输出 缓存区 t
WLQZ
之后 w变得 低.
NONVOLATILE
STORE
一个
STORE
循环 是 执行 当 ne, e和 w 和
低 和 g
是 高. 当 任何 sequence 那
achieves 这个 状态 将 initiate 一个
STORE
, 仅有的 winiti-
ation (
STORE
循环 #1) 和 e initiation (
STORE
循环
#2) 是 实际的 没有 risking 一个 unintentional
SRAM
写
那 将 disturb
SRAM
数据. 在 一个
STORE
循环, previous nonvolatile 数据 是 erased
和 这
SRAM
内容 是 然后 编写程序 在
nonvolatile elements. once 一个
STORE
循环 是 initi-
ated, 更远 输入 和 输出 是 无能 和 这
DQ
0-7
管脚 是 触发-陈述 直到 这 循环 是 完全.
如果 e
和 g是 低 和 w 和 ne是 高 在 这 终止
的 这 循环, 一个
读
将 是 执行 和 这 输出-
puts 将 go 起作用的, signaling 这 终止 的 这
STORE
.
NONVOLATILE
RECALL
一个
RECALL
循环 是 执行 当 e, g和 ne是
低 和 w
是 高. 像 这
STORE
循环,
RECALL
是
initiated 当 这 last 的 这 四 时钟 信号 变得
至 这
RECALL
状态. once initiated, 这
RECALL
循环 将 引领 t
NLQX
至 完全, 在 这个 所有
输入 是 ignored. 当 这
RECALL
完成,
任何
读
或者
写
状态 在 这 输入 管脚 将 引领
效应.
内部,
RECALL
是 一个 二-步伐 程序. 第一, 这
SRAM
数据 是 cleared, 和 第二, 这 nonvolatile
信息 是 transferred 在 这
SRAM
cells. 这
RECALL
运作 在 非 方法 改变 这 数据 在 这
nonvolatile cells. 这 nonvolatile 数据 能 是
recalled 一个 unlimited 号码 的 时间.
作 和 这
STORE
循环, 一个 转变 必须 出现 在
任何 一个 控制 管脚 至 导致 一个
RECALL
, 阻止
inadvertent multi-triggering. 在 电源 向上, once v
CC
超过 这 v
CC
sense 电压 的 4.25v, 一个
RECALL
循环 是 automatically initiated. 预定的 至 这个 自动
RECALL
,
SRAM
运作 不能 commence 直到
t
RESTORE
之后 v
CC
超过 大概 4.25v.
电源-向上
RECALL
在 电源 向上, 或者 之后 任何 低-电源 情况
(v
CC
< 3.0v), 一个 内部的
RECALL
要求 将 是
latched. 当 v
CC
once 又一次 超过 这 sense
电压 的 4.25v, 一个
RECALL
循环 将 automatically
是 initiated 和 将 引领 t
RESTORE
至 完全.
设备 运作
: 点此下载
