2001 Oct 19 10
飞利浦 半导体 产品 规格
160 mhz 总线-控制 监控 video
preamplifier
TDA4887PS
7.6 夹紧 和 blanking 脉冲
那里 是 二 管脚 为 夹紧 和 blanking 目的
(管脚 CLI 和 hfb):
1.
管脚 CLI
(输入 夹紧, vertical blanking)
这 管脚 CLI 的 TDA4887PS 能 是 连接 直接地
至 管脚 CLBL 的 e.g. TDA4855 同步 处理器 为 输入
夹紧 脉冲 和 vertical blanking 脉冲.
输入 夹紧 脉冲 和 blanking 脉冲 是
完全地 separated 从 这 sandcastle 输入, 那
意思 那里 是 正常情况下 (外部 发现 vertical
blanking) 非 blanking 在 输入 夹紧 和 这
夹紧 脉冲波 是 不 suppressed 在 vertical
blanking.
这 输入 脉冲波 是 scanned 和 二 门槛:
一个) 1.4 v (典型) 为 vertical blanking
b) 3 v (典型) 为 输入 夹紧.
在 顺序 至 独立的 这 vertical blanking 脉冲波 从
这 sandcastle 脉冲波 它 是 需要 那 这 输入
夹紧 脉冲波 有 上升/下降 时间 faster 比 75 ns/v
在 这 转变 从 1.2 至 3.5 v 和 恶行 对抗.
这 leading 边缘 的 这 内部的 vertical blanking 脉冲波
是 delayed 用 典型地 270 ns (之后 这 终止 的 一个 输入
夹紧 脉冲波 或者 这 beginning 的 一个 独立的 blanking
脉冲波), 这 trailing 边缘 是 delayed 用 典型地 115 ns.
在 这 vertical blanking 脉冲波 信号 blanking,
明亮 blanking 和 pedestal blanking 将 是
使活动. 在 缓冲 模式, 这 leading 边缘 的 这
内部的 vertical blanking 脉冲波 是 使用 至 同步
数据 transmitted 通过 这 i
2
c-总线 (看 部分 7.10.1).
为 准确无误的 输入 夹紧 这 输入 信号 有 至 是
在 黑色 水平的 在 这 输入 夹紧 脉冲波.
2.
管脚 HFB
(输出 夹紧 和 blanking)
这 输入 脉冲波 (e.g. horizontal flyback 脉冲波) 是
scanned 和 二 门槛. 如果 这 输入 脉冲波
超过 这 第一 门槛 (典型地 1.4 v) 信号
blanking, 明亮 blanking 和 pedestal blanking
将 是 使活动. 如果 这 输入 脉冲波 超过 这 第二
门槛 (典型地 3 v) 输出 夹紧 将 是
使活动 additionally.
特别 为 产品 和 直流-结合 cathodes
(fpol = 0), 它 是 有用的 那 这 leading 边缘 的 这
(内部的) 夹紧 脉冲波 是 slightly delayed 和
遵守 至 这 leading 边缘 的 这 (内部的) blanking
脉冲波 在 顺序 至 避免 最初的 misclamping 预定的 至 这
延迟 的 这 反馈 信号 从 这 cathodes.
7.7 在 screen 显示 嵌入 和 osd contrast
在 Screen 显示 (osd) 嵌入 和 OSD contrast 是
控制 用 一个 4-位 dac 驱动 通过 这 i
2
c-总线.
如果 这 快 blanking 输入 信号 在 管脚 fbl 超过 这
门槛 (典型地 1.4 v) 这 输入 信号 是 blanked
(信号 blanking) 和 OSD 信号 是 使能. 然后, 任何
信号 在 管脚 OSD
1
, osd
2
或者 osd
3
exceeding 这 一样
门槛 将 create 一个 嵌入 信号 和 一个 振幅
的 100% 的 这 最大 colour 信号. 这 振幅 能
是 控制 用 OSD contrast (驱动 通过 这 I
2
c-总线) 和
一个 范围 的 12 db. 这 osd 信号 是 inserted 在 这
一样 要点 作 这 contrast-控制 输入 信号 和 将
是 treated 和 明亮 和 增益 控制 作 和 正常的
输入 信号.
完全同样的 脉冲 在 OSD 信号 输入 管脚 和 FBL 有 至
是 处理 非常 carefully. 各自 区别 在 脉冲波 延迟
在 这 输入 将 生产 glitches 在 脉冲波 edges 在 信号
输出.
当 控制 位 diso = 1 这 osd 信号 嵌入 和
快 blanking (管脚 fbl) 是 无能.
7.8 subcontrast 调整, contrast 调制
和 beam 电流 限制的
这 管脚 lim 是 一个 直线的 contrast 控制 管脚 这个 准许
subcontrast 设置, contrast 调制 和 beam 电流
限制的. 这 最大 contrast 是 定义 用 这 真实的
I
2
c-总线 设置. 输入 信号 在 管脚 lim act 在 video 和
osd 信号 和 做 不 影响 这 contrast 位 决议.
如果 这 管脚 是 不 使用 它 应当 是 decoupled 和 一个
电容 或者 系 至 这 供应 电压.
7.8.1 B
EAM 电流 限制的
这 打开-电路 电压 是 大概 5 v, contrast
减少 开始 在 输入 电压 <4.4 v (典型) 和
信号 放大器 将 是 减少 和 descending 输入
电压. 这 输入 阻抗 的 管脚 lim 是 非常 高 至
制造 它 可能 至 choose 一个 时间 常量 sufficient 为 这
打开-电路 电压 至 recover 通过 这 应用.
7.8.2 S
UBCONTRAST
在 顺序 至 合适 这 最大 信号 放大器 至 这 邮递
放大器 增益, 一个 输入 电压 的 <4.4 v 能 是 使用.
7.8.3 C
ONTRAST 调制
至 达到 明亮 统一 在 这 screen, scan
依赖 contrast 调制 是 可能. 这 名义上的
输入 电压 应当 是 <4.4 v having 足够的 余裕 为
积极的 和 负的 调制.
: 点此下载
