tlc7528c, tlc7528e, tlc7528i
双 8-位 乘以
数字的-至-相似物 转换器
slas062b – january 1987 – 修订 march 2000
5
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
运行 特性 在 推荐 运行 自由-空气 温度 范围,
V
refA
= v
refB
= 10 v, v
OA
和 v
OB
在 0 v (除非 否则 指出)
参数 测试 情况
V
DD
= 5 v V
DD
= 15 v
UNITPARAMETER 测试情况
最小值 典型值 最大值 最小值 典型值 最大值
单位
线性 错误
±
1/2
±
1/2 LSB
安排好 时间 (至 1/2 lsb) 看 便条 1 100 100 ns
增益 错误 看 便条 2 2.5 2.5 LSB
交流 feedthrough
refa 至 outa
看 便条 3
–65 –65
dBACfeedthrough
refb 至 outb
看便条 3
–65 –65
dB
温度 系数 的 增益 看 便条 4 0.007 0.0035 %fsr/
°
C
传播 延迟 (从 数字的 输入 至
90% 的 最终 相似物 输出 电流)
看 便条 5 80 80 ns
频道-至-频道
refa 至 outb 看 便条 6 77 77
dB
分开
refb 至 outa 看 便条 7 77 77
dB
数字的-至-相似物 glitch impulse 范围
量过的 为 代号 转变
从 00000000 至 11111111,
T
一个
= 25
°
C
160 440 nV
•
s
数字的 串扰
量过的 为 代号 转变
从 00000000 至 11111111,
T
一个
= 25
°
C
30 60 nV
•
s
调和的 扭曲量 V
i
= 6 v, f = 1 khz, T
一个
= 25
°
C –85 –85 dB
注释: 1. outa, outb 加载 = 100
Ω
, c
ext
= 13 pf; wr和 cs在 0 v; db0–db7 在 0 v 至 v
DD
或者 v
DD
至 0 v.
2. 增益 错误 是 量过的 使用 一个 内部的 反馈 电阻. 名义上的 全部 规模 范围 (fsr) = v
ref
– 1 lsb.
3. V
ref
= 20 v 顶峰-至-顶峰, 100-khz sine 波; dac 数据 latches 承载 和 00000000.
4. 温度 系数 的 增益 量过的 从 0
°
c 至 25
°
c 或者 从 25
°
c 至 70
°
c.
5. V
refA
= v
refB
= 10 v; outa/outb 加载 = 100
Ω
, c
ext
= 13 pf; wr
和 cs在 0 v; db0–db7 在 0 v 至 v
DD
或者 v
DD
至 0 v.
6. 两个都 dac latches 承载 和 11111111;V
refA
= 20 v 顶峰-至-顶峰, 100-khz sine 波; v
refB
= 0; t
一个
= 25
°
c.
7. 两个都 dac latches 承载 和 11111111;V
refB
= 20 v 顶峰-至-顶峰, 100-khz sine 波; v
refA
= 0; t
一个
= 25
°
c.
principles 的 运作
这些 设备 包含 二 完全同样的, 8-位-乘以 d/一个 转换器, daca 和 dacb. 各自 dac 组成
的 一个 inverted r-2r ladder, 相似物 switches, 和 输入 数据 latches. binary-weighted 电流 是 切换
在 dac 输出 和 agnd, 因此 维持 一个 常量 电流 在 各自 ladder leg 独立 的 这
转变 状态. 大多数 产品 需要 仅有的 这 增加 的 一个 外部 运算的 放大器 和 电压
涉及. 一个 simplified d/一个 电路 为 daca 和 所有 数字的 输入 低 是 显示 在 图示 1.
图示 2 显示 这 daca 相等的 电路. 一个 类似的 相等的 电路 能 是 描绘 为 dacb. 两个都 dacs
share 这 相似物 地面 终端 1 (agnd). 和 所有 数字的 输入 高, 这 全部 涉及 电流 flows 至
outa. 一个 小 泄漏 电流 (i
Ikg
) flows 横过 内部的 汇合处, 和 作 和 大多数 半导体 设备,
doubles 每 10
°
c. c
o
是 预定的 至 这 并行的 结合体 的 这 nmos switches 和 有 一个 值 那 取决于
在 这 号码 的 switches 连接 至 这 输出. 这 范围 的 c
o
是 50 pf 至 120 pf 最大. 这 相等的
输出 阻抗 (r
o
) varies 和 这 输入 代号 从 0.8r 至 3r 在哪里 r 是 这 名义上的 值 的 这 ladder
电阻 在 这 r-2r 网络.
这些 设备 接口 至 一个 微处理器 通过 这 数据 总线, cs, wr, 和 daca/dacb 控制 信号.
当 cs和 wr是 两个都 低, 这 tlc7528 相似物 输出, 指定 用 这 daca/dacb 控制 线条,
responds 至 这 activity 在 这 db0–db7 数据 总线 输入. 在 这个 模式, 这 输入 latches 是 transparent 和
输入 数据 直接地 affects 这 相似物 输出. 当 也 这 cs信号 或者 wr信号 变得 高, 这 数据 在 这
db0–db7 输入 是 latched 直到 这 cs
和 wr信号 go 低 又一次. 当 cs是 高, 这 数据 输入 是
无能 regardless 的 这 状态 的 这 wr信号.