首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1048634
 
资料名称:TLE7230G
 
文件大小: 798K
   
说明
 
介绍:
Smart Octal Low-Side Switch
 
 


: 点此下载
  浏览型号TLE7230G的Datasheet PDF文件第3页
3
浏览型号TLE7230G的Datasheet PDF文件第4页
4
浏览型号TLE7230G的Datasheet PDF文件第5页
5
浏览型号TLE7230G的Datasheet PDF文件第6页
6

7
浏览型号TLE7230G的Datasheet PDF文件第8页
8
浏览型号TLE7230G的Datasheet PDF文件第9页
9
浏览型号TLE7230G的Datasheet PDF文件第10页
10
浏览型号TLE7230G的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
目标 数据手册 tle7230 r/g
v1.1 12. oct. 2003
7
函数的 描述
这 tle 7230 r/g 是 一个 octal-低-一侧 电源 转变 这个 提供 一个 串行 附带的 接口 (spi)
至 控制 这 8 电源 dmos switches, 作 好 作 diagnostic 反馈. 这 电源 晶体管 是 pro-
tected
4)
相反 超载 (电流 限制), overtemperature 和 相反 超(电)压 用 一个 起作用的
齐纳 clamp. 这 diagnostic 逻辑 recognizes 一个 故障 情况 这个 能 是 读 输出 通过 这 串行 di-
agnostic 输出 (所以).
输出 平台 控制: 并行的 控制 或者 spi 控制
这 输出 stages 能 是 控制 用 并行的 输入 或者 用 spi command. 这 ic 能 是 pro-
grammed (用 spi) 至 转变 这 输出 符合 至 这 相应的 spi command 位 或者 至 一个 com-
bination 的 spi 位 和 并行的 输入 信号. 这 逻辑 结合体 的 并行的 和 串行 信号 是 pro-
grammable 用 spi (boolean 运作) 至 逻辑 "和" 或者 "or" 这 各自的 spi databits 是 高
起作用的, 这 并行的 输入 是 高 或者 低 起作用的 符合 至 这 prg 管脚 (看 管脚 描述).
boolean 运作:
这 逻辑 结合体 的 这 并行的 和 这
串行 输入 信号 能 是 配置 用 一个
spi command 为 各自 的 这 8 途径
individually. 逻辑 "和" 或者 逻辑 "或者" 是
可能.
mappable 并行的 输入 (在 4):
用 spi command 这 并行的 输入 4 (in4 或者 在) 能 是 定义 作 并行的 输入 为 一个 或者 更多 电源
输出. 取决于 在 这 输入 编排 寄存器 这个 输入 能 是 使用 至 controll 一个 向上 至 第八 的 这
切换 速 / 回转 比率:
速 (1:5) 为 各自 频道 individually.
overtemperature 行为:
各自 频道 有 一个 overtemperature 传感器 和 是individually 保护 相反 overtemperature.
作 soon 作 overtemperature occurs 这 频道 是立即 转变 止 和 这 overtmperature 在-
组成 是 reported 用 diagnosis. 在 这个 情况 那里 是 二 不同的 behaviours 的 这 影响 chan-
nel 那 能 是 选择 用 spi (为 所有 途径 individually).
Autorestart
: 作 长 作 这 输入 信号 的 这 频道 仍然是 在 (e.g. 并行的 输入 高) 这 频道
转变 automatically 在 又一次 之后 冷却 向下.
4
)这 整体的 保护 功能 阻止 一个 ic destruction 下面 故障 情况 和 将 不 是 使用 在
正常的 运作 或者 permanently.
并行的 在 串行 在 输出 "或者" 输出 "和"
止 止 止
止 在 在
在 止 在
&放大;
1
串行 controll 寄存器
频道 1 至 3
输入 缓存区
在 4
输入 缓存区
在 n (1..3)
输出 获得
输入 编排 寄存器
boolean 寄存器
&放大;
1
串行 controll 寄存器
频道 4 至 8
输入 缓存区
在 4
输出 获得
输入 编排 寄存器
boolean 寄存器
信号 逻辑 频道 1 至 3 信号 逻辑 频道 4 至 8
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com