规格
isplsi 8840
8
输出 控制 organization
在 增加 至 这 数据 输入 和 输出 至 这 i/o cells,
各自 i/o cell 能 有 向上 至 六 不同的 i/o cell 控制
信号. 在 增加 至 这 内部的 oe 控制, 这 five
控制 信号 为 各自 i/o cell 组成 的 管脚 oe 控制,
时钟 使能, 时钟 输入, 异步的 preset 和 asyn-
chronous 重置. 所有 的 这 i/o 控制 信号 能 是 驱动
也 从 这 专心致志的 外部 输入 管脚 或者 从 这
内部的 控制 总线.
这 输出 使能 的 各自 i/o cell 能 是 驱动 用 21
不同的 来源
–
16 从 这 输出 控制 总线, 四
从 这 global oe 管脚 和 一个 从 这 测试 oe 管脚.
图示 5. 输出 控制 总线 和 quadrant organization
Q
u
一个
d
ra
n
t 0
, 1
6
-b
它 w
id
e
O
u
tp
u
t c
o
n
tro
l b
u
s
(i/o
B
0
-b
6
<
0
-1
1
>
, q
IO
C
L
K
0
)
Q
u
一个
d
ra
n
t 2
, 1
6
-b
它 w
id
e
O
u
tp
u
t c
o
n
tro
l b
u
s
(i/o
B
0
-b
6
<
1
2
-2
3
>
, q
IO
C
L
K
2
)
Q
u
一个
d
ra
n
t 1
, 1
6
-b
它 w
id
e
O
u
tp
u
t c
o
n
tr
o
l b
u
s
(i/o
G
0
-g
5
<
1
2
-2
3
>
, q
IO
C
L
K
1
)
Q
u
一个
d
r
一个
n
t 3
, 1
6
-b
它 w
id
e
O
u
tp
u
t c
o
n
tro
l b
u
s
(i/o
G
0
-g
5
<
0
-
1
1
>
, q
IO
C
L
K
3
)
G
L
B
G
e
n
e
ra
te
d
O
u
tp
u
t
C
o
n
tro
l
(se
e
F
ig
u
re
2
)
F
ro
m
P
T
8
1
oe 总线.eps
这 global oe 信号 和 测试 oe 信号 是 驱动
从 这 专心致志的 外部 控制 输入 管脚.
这 16-位 宽 输出 控制 buses 是 有组织的 在 四
不同的 quadrants 作 显示 在 图示 5. 自从 各自
glb 是 有能力 的 generating 这 输出 控制 信号,
各自 的 这 输出 控制 总线 信号 能 是 驱动 从
一个 唯一的 glb. 这 42 glbs 能 发生 一个 总的 的 42
唯一的 i/o 控制 信号. referring 至 图示 2, 这 glb
发生 它的 输出 控制 信号 从 控制 产品
期 (pt81).
图示 5 也 illustrates 如何 这 quadrant clocks 是
routed 至 这 适合的 quadrant i/o cells.
: 点此下载
