1999 Jul 13 7
飞利浦 半导体 产品 规格
I
2
c-总线 autosync deflection 控制者 为
pc/tv monitors
tda4853; tda4854
图.3 管脚 配置 为 tda4853.
handbook, halfpage
TDA4853
MGM066
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
HFLB
XRAY
BOP
BSENS
BIN
BDRV
PGND
HDRV
XSEL
V
CC
EWDRV
VOUT2
VOUT1
VSYNC
i.c.
HSMOD
HPLL2
HCAP
HBUF
HPLL1
HREF
SGND
VCAP
VREF
VAGC
VSMOD
ASCOR
SDA
HSYNC
CLBL
SCL
HUNLOCK
图.4 管脚 配置 为 tda4854.
handbook, halfpage
TDA4854
MGM067
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
HFLB
XRAY
BOP
BSENS
BIN
BDRV
PGND
HDRV
XSEL
V
CC
EWDRV
VOUT2
VOUT1
VSYNC
FOCUS
HSMOD
HPLL2
HCAP
HBUF
HPLL1
HREF
SGND
VCAP
VREF
VAGC
VSMOD
ASCOR
SDA
HSYNC
CLBL
SCL
HUNLOCK
函数的 描述
horizontal 同步 separator 和 极性 纠正
HSYNC (管脚 15) 是 这 输入 为 horizontal 同步
信号, 这个 能 是 直流-结合 TTL 信号 (horizontal
或者 composite 同步) 和 交流-结合 负的-going video
同步 信号. video syncs 是 clamped 至 1.28 v 和
sliced 在 1.4 v. 这个 结果 在 一个 fixed 绝对 slicing 水平的
的 120 mv related 至 顶 同步.
为 直流-结合 TTL 信号 这 输入 夹紧 电流 是
限制. 这 slicing 水平的 为 ttl 信号 是 1.4 v.
这 separated 同步 信号 (也 video 或者 ttl) 是
整体的 在 一个 内部的 电容 至 发现 和 normalize
这 同步 极性.
normalized horizontal 同步 脉冲 是 使用 作 输入
信号 为 这 vertical 同步 积分器, 这 pll1 阶段
探测器 和 这 频率-锁 循环.
这 存在 的 equalization 脉冲 是 允许 为 准确无误的
函数 的 这 pll1 阶段 探测器 仅有的 在 tv 模式.
vertical 同步 积分器
normalized composite 同步 信号 从 hsync 是
整体的 在 一个 内部的 电容 在 顺序 至 extract
vertical 同步 脉冲. 这 integration 时间 是 依赖 在
这 horizontal 振荡器 涉及 电流 在 href
(管脚 28). 这 积分器 输出 直接地 triggers 这 vertical
振荡器.
vertical 同步 slicer 和 极性 纠正
Vertical 同步 信号 (ttl) 应用 至 VSYNC (管脚 14) 是
sliced 在 1.4 v. 这 输出 信号 的 这 同步 slicer 是
整体的 在 一个 内部的 电容 至 发现 和 normalize
这 同步 极性. 这 输出 信号 的 vertical 同步
积分器 和 同步 normalizer 是 disjuncted 在之前 它们
是 喂养 至 这 vertical 振荡器.
: 点此下载
