lattice 半导体 ispmach 4000v/b/c 家族 数据 薄板
2
ispmach 4000 介绍
这 高 效能 ispmach 4000 家族 从 lattice 提供 一个 superfast cpld 解决方案. 这 家族 是 一个 blend
的 lattice’s 二 大多数 popular architectures: 这 isplsi
®
2000 和 ispmach 4a. retaining 这 最好的 的 两个都 families,
这 ispmach 4000 architecture focuses 在 signi
fi
cant innovations 至 联合的 这 最高的 效能 和 低
电源 在 一个
fl
exible cpld 家族.
这 ispmach 4000 结合 高 速 和 低 电源 和 这
fl
exibility 需要 为 使容易 的 设计. 和 它的
强健的 global routing pool 和 输出 routing pool, 这个 家族 delivers 极好的 第一-时间-合适, 定时 predictabil-
ity, routing, 管脚-输出 保持 和 密度 migration.
这 ispmach 4000 家族 提供 densities ranging 从 32 至 512 macrocells. 那里 是 多样的 密度-i/o com-
binations 在 薄的 四方形 flat 包装 (tqfp) 和 fine 程度 bga (fpbga) 包装 ranging 从 44 至 256 管脚/balls.
Ta ble 1 显示 这 macrocell, 包装 和 i/o 选项, along 和 其它 关键 参数.
这 ispmach 4000 家族 有 增强 系统 integration 能力. 它 支持 3.3v (4000v), 2.5v (4000b)
和 1.8v (4000c) 供应 电压 和 3.3v, 2.5v 和 1.8v 接口 电压. 这 ispmach 4000 也 提供
增强 i/o 特性 此类 作 回转 比率 控制, pci 兼容性, 总线-keeper latches, pull-up resistors, pull-down
电阻器, 打开 流 输出 和 hot socketing. 这 ispmach 4000 家族 members 是 3.3v/2.5v/1.8v 在-系统
可编程序的 通过 这 ieee 标准 1532 接口. ieee 标准 1149.1 boundary scan 测试 能力
也 准许 产品 测试 在 automated 测试 设备.
Overview
这 ispmach 4000 设备 组成 的 多样的 36-输入, 16-macrocell generic 逻辑 blocks (glbs) interconnected
用一个 global routing pool (grp). 输出 routing pools (orps) 连接 这 glbs 至 这 i/o blocks (iobs), 这个
包含 多样的 i/o cells. 这个 architecture 是 显示 在 图示 1.
图示 1. 函数的 块 图解
i/o
块
ORP ORP
16
16
GOE0
GOE1
V
CC
地
TCK
TMS
TDI
TDO
36
Generic
逻辑
块
Generic
逻辑
块
i/o
块
ORP ORP
16
36
Generic
逻辑
块
Generic
逻辑
块
i/o
块
i/o bank 0
i/o bank 1
i/o
块
36
36
clk0/i
clk1/i
clk2/i
clk3/i
16
16
global routing pool
V
CCO0
地
V
CCO1
地
16 16
16
: 点此下载
