lattice 半导体 ispmach 4000v/b/c 家族 数据 薄板
3
这 i/os 在 这 ispmach 4000 是 分割 在 二 banks. 各自 bank 有 一个 独立的 i/o 电源 供应. 输入 能
支持 一个 多样性 的 standards 独立 的 这 碎片 或者 bank 电源 供应. 输出 支持 这 standards com-
patible 和 这 电源 供应 提供 至 这 bank. 支持 为 一个 多样性 的 standards helps designers 执行
设计 在 mixed 电压 环境.
ispmach 4000 architecture
那里 是 一个 总的 的 二 glbs 在 这 ispmach 4032, 增加 至 32 glbs 在 这 ispmach 4512. 各自 glb 有
36 输入. 所有 glb 输入 来到 从 这 grp 和 所有 输出 从 这 glb 是 brought 后面的 在 这 grp 至 是
连接 至 这 输入 的 任何 其它 glb 在 这 设备. 甚至 如果 反馈 信号 返回 至 这 一样 glb, 它们 安静的
must go 通过 这 grp. 这个 mechanism 确保 那 glbs communicate 和 各自 其它 和 consistent 和
predictable 延迟. 这 输出 从 这 glb 是 也 sent 至 这 orp. 这 orp 然后 发送 它们 至 这 associ-
ated i/o cells 在 这 i/o 块.
generic 逻辑 块
这 ispmach 4000 glb 组成 的 一个 可编程序的 和 排列, 逻辑 allocator, 16 macrocells 和 一个 glb 时钟
发生器. macrocells 是 decoupled 从 这 产品 条款 通过 这 逻辑 allocator 和 这 i/o 管脚 是 decou-
pled 从 macrocells 通过 这 orp. 图示 2 illustrates 这 glb.
图示 2. generic 逻辑 块
和 排列
这 可编程序的 和 排列 组成 的 36 输入 和 83 输出 产品 条款. 这 36 输入 从 这 grp 是
使用 至 表格 72 线条 在 这 和 排列 (真实 和 complement 的 这 输入). 各自 线条 在 这 排列 能 是 con-
nected 至 任何 的 这 83 输出 产品 条款 通过 一个 连线的-和. 各自 的 这 80 逻辑 产品 条款 喂养 这 逻辑
allocator 和 这 remaining 三 控制 产品 条款 feeding 这 shared pt 时钟, shared pt initialization 和
shared pt oe. 这 shared pt 时钟 和 shared pt initialization 信号 能 optionally 是 inverted 在之前 正在
喂养 至 这 macrocells.
每 设置 的
fi
ve 产品 条款 从 这 80 逻辑 产品 条款 形式 一个 产品 期 cluster 开始 和 pt0.
那里 是 一个 产品 期 cluster 为 每 macrocell 在 这 glb. 图示 3 是 一个 graphical 描述 的 这 和
排列.
逻辑 allocator
36 输入
从 grp
16 macrocells
至 orp
至 grp
至
产品 期
输出 使能
分享
1+OE
16 mc 反馈 信号
时钟
发生器
1+OE
1+OE
1+OE
1+OE
1+OE
1+OE
CLK0
CLK1
CLK2
CLK3
1+OE
和 排列
36 输入,
83 产品 条款
: 点此下载
