首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1054129
 
资料名称:ADS7816
 
文件大小: 166.15K
   
说明
 
介绍:
12-Bit High Speed Micro Power Sampling Analog-To-Digital Converter
 
 


: 点此下载
  浏览型号ADS7816的Datasheet PDF文件第5页
5
浏览型号ADS7816的Datasheet PDF文件第6页
6
浏览型号ADS7816的Datasheet PDF文件第7页
7
浏览型号ADS7816的Datasheet PDF文件第8页
8

9
浏览型号ADS7816的Datasheet PDF文件第10页
10
浏览型号ADS7816的Datasheet PDF文件第11页
11
浏览型号ADS7816的Datasheet PDF文件第12页
12
浏览型号ADS7816的Datasheet PDF文件第13页
13
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
9
®
ADS7816
标识
描述 最小值 典型值 最大值 单位
t
SMPL
相似物 输入 样本 时间 1.5 2.0
clk 循环
t
CONV
转换 时间 12
clk 循环
t
CYC
throughput 比率 200 kHz
t
CSD
cs 下落 至 0 ns
dclock 低
t
SUCS
cs 下落 至 30 ns
dclock rising
t
hDO
dclock 下落 至 15 ns
电流 d
输出
不 有效的
t
dDO
dclock 下落 至 next 85 150 ns
D
输出
有效的
t
dis
cs rising 至 d
输出
触发-状态 25 50 ns
t
en
dclock 下落 至 d
输出
50 100 ns
使能
t
f
D
输出
下降 时间 70 100 ns
t
r
D
输出
上升 时间 60 100 ns
值 为 一个 时钟 时期. 为 这 next 12 dclock
时期, d
输出
将 输出 这 转换 结果, 大多数 sig-
nificant 位 第一. 之后 这 least 重大的 位 (b0) 有 被
输出, subsequent clocks 将 repeat 这 输出 数据 但是 在
一个 least 重大的 位 第一 format.
之后 这 大多数 重大的 位 (b11) 有 被 重复的, d
输出
将 触发-状态. subsequent clocks 将 有 非 效应 在 这
转换器. 一个 新 转换 是 initiated 仅有的 当 cs 有
被 带去 高 和 returned 低.
这 涉及 电流 diminishes 直接地 和 两个都 变换器-
sion 比率 和 涉及 电压. 作 这 电流 从 这
涉及 是 描绘 在 各自 位 decision, clocking 这 con-
verter 更多 quickly 在 一个 给 转换 时期 将
不 减少 这 整体的 电流 流 从 这 涉及. 这
涉及 电流 改变 仅有的 slightly 和 温度.
看 这 曲线, “reference 电流 vs 样本 rate” 和
“reference 电流 vs temperature” 在 这 典型 perfor-
mance 曲线 部分 为 更多 信息.
数字的 接口
串行 接口
这 ads7816 communicates 和 微处理器 和 其它
数字的 系统 通过 一个 同步的 3-线 串行 接口 作
显示 在 图示 1 和 表格 i. 这 dclock 信号
synchronizes 这 数据 转移 和 各自 位 正在 transmit-
ted 在 这 下落 边缘 的 dclock. 大多数 接到 系统
将 俘获 这 bitstream 在 这 rising 边缘 的 dclock.
不管怎样, 如果 这 最小 支撑 时间 为 d
输出
是 可接受的,
这 系统 能 使用 这 下落 边缘 的 dclock 至 俘获
各自 位.
一个 下落 cs 信号 initiates 这 转换 和 数据 转移.
这 第一 1.5 至 2.0 时钟 时期 的 这 转换 循环 是
使用 至 样本 这 输入 信号. 之后 这 第二 下落
dclock 边缘, d
输出
是 使能 和 将 输出 一个 低
图示 1. ads7816 基本 定时 图解.
表格 i. 定时 规格 –40
°
c 至 +85
°
c.
cs/shdn
D
输出
DCLOCK
t
数据
t
SUCS
t
CSD
t
CYC
t
CONV
POWER
向下
t
SMPL
便条: (1) 之后 完成 这 数据 转移, 如果 更远 clocks 是 应用 和 cs 
低, 这 模数转换器 将 输出 lsb-第一 数据 然后 followed 和 zeroes indefinitely.
B11
(msb)
B10 B9 B8 B7 B6 B5 B4 B3 B2 B1 B0
(1)
NULL
hi-zhi-z
B11 B10 B9 B8
NULL
cs/shdn
D
输出
DCLOCK
t
CONV
t
数据
t
SUCS
t
CYC
电源 向下
t
SMPL
便条: (2) 之后 完成 这 数据 转移, 如果 更远 clocks 是 应用 和 cs 
低, 这 模数转换器 将 输出 zeroes indefinitely.
t
数据
: 在 这个 时间, 这 偏差 电流 和 这 比较器 电源 向下 和 这 涉及 input
变为 一个 高 阻抗 node, leaving 这 clk 运动 至 时钟 输出 lsb-第一 数据 或者 zeroes.
B11
(msb)
B10 B9 B8 B7 B6 B5 B4 B4B3 B3B2 B2B1 B1B0
NULL
hi-z hi-z
B5 B6 B7 B8 B9 B10 B11
(2)
t
CSD
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com