SPCA711A
Mnemonic 管脚 非. 类型 描述
cr 和 cb sequence.
SVIDEO 14 I svideo 选择 输入 管脚. 一个 逻辑 高 选择 y/c 输出. 一个 逻辑 低
选择 composite video 输出.
睡眠 13 I 电源 保存 模式.一个 逻辑 高 在 这个 管脚 puts 这 碎片 在 电源-
向下 模式. 这个 管脚 是 equal 至 重置 管脚. 一个 外部 逻辑 高 脉冲波
应当 输入 至 这 管脚 当 电源 在.
MODEA 17 I 模式 配置 管脚.
MODEB 18 I 模式 配置 管脚.
CLK 19 I 27mhz 结晶 振荡器 输入. 一个 结晶 和 27mhz 时钟 频率 能
是 连接 在 这个 管脚 和 xtalo.
XTALO 20 O 结晶 振荡器 输出.
测试 2 I 测试 管脚. 这些 管脚 必须 是 连接 至 dgnd.
VREFIN 9 I 电压 涉及 输入. 一个 外部 电压 涉及 必须 供应
典型 1.235v 至 这个 管脚. 一个 0.1
µ
f 陶瓷的 电容 必须 是 使用 至
de-couple 这个 输入 至 地. 这 解耦 电容 必须 是 作
关闭 作 可能 至 降低 这 长度 的 这 加载. 这个 管脚 将 是
连接 直接地 至 vrefout.
VREFOUT 8 O 电压 涉及 输出.它 发生 典型 1.2v 电压 涉及
和 将 是 使用 至 驱动 vrefin 管脚 直接地.
FSADJ 5 - 全部-规模 调整 控制 管脚. 这 全部-规模 电流 的 d/一个 转换器
能 是 调整 用 连接 一个 电阻 (rset) 在 这个 管脚 和
地面.
竞赛 6 - 补偿 管脚. 一个 0.1
µ
f 陶瓷的 电容 必须 是 使用 至 绕过
这个 管脚 至 vaa. 这 含铅的 长度 必须 是 保持 作 短的 作 可能 至
避免 噪音.
VBIAS 10 - dac 偏差 电压. 潜在的 正常情况下 0.7v 较少 比 竞赛.
VDD 31 - 数字的 电源 管脚
DGND 30 - 数字的 地面 管脚
CVBSY 4 O composite/luminance 输出. 这个 是 一个 高-阻抗 电流 源
输出. 这 输出 format 能 是 选择 用 这 pal 管脚. 这
cvbsy 能 驱动 一个 37.5
Ω
加载.
CVBSC 11 O composite/chroma 输出.这个 是 一个 高 阻抗 电流 源
输出. 这 输出 format 能 是 选择 用 这 pal 管脚. 这 管脚
能 驱动 一个 37.5
Ω
加载.