9
µ
pd75112(一个), 75116(一个)
类型 f
输入/输出 电路 consisting 的 一个 类型 d 推-拉 输出
和 一个 类型 b 施密特-triggered 输入.
类型 m
拉-向上 寄存器 (掩饰 选项)
n-ch (+6 v
承受)
middle-高 电压 输入 缓存区 (+6 v 承受)
类型 n
比较器
V
REF
(门槛 电压)
3.3 管脚 输入/输出 电路
µ
pd75116(一个) 管脚 输入/输出 crcuit 是 显示 在 sche-
matic 表格.
图示 3-1 管脚 输入/输出 电路
在/输出
数据
output
使不能运转
类型 d
类型 b
p-ch
V
DD
在
n-ch
在
+
–
在
p-ch
V
DD
输出
n-ch
数据
output
使不能运转
在/输出
数据
output
使不能运转
类型 d
类型 一个
在/输出
V
DD
数据
output
使不能运转
类型 一个
cmos 指定 输入 缓存区
类型 b
施密特 triggered-输入 和 hysteresis 特性
类型 d
推-拉 输出 这个 能 是 设置 在 输出 高 阻抗
(和 两个都 p-ch 一个 n-ch 设置 至 止)
类型 e
输入/输出 电路 consisting 的 一个 类型 d 推-拉 输出
和 一个 类型 一个 输入 缓存区