altera 公司 9
串行 配置 设备 (epcs1 &放大; epcs4) 数据 薄板
图示 6. cyclone 配置 在 作 模式 (串行 configuration 设备 编写程序 用 apu 或者 第三-群
programmer)
注释 至计算数量 5和6:
(1) V
CC
= 3.3 v.
(2) 串行 配置 设备 不能 是 倾泻.
(3) 设置
MSEL0
至 0 和
MSEL1
至 0 为 作 配置 模式.
这 cyclone fpga acts 作这 配置 主控 在 这 配置
流动 和 提供 这
DCLK
至 这 串行 配置 设备. 这
cyclone 设备 使能 这 串行 配置 设备 用 拉 这
nCS
信号 低 通过 这
nCSO
信号 (看计算数量 5和6). consequently, 这
cyclone fpga 发送 这 说明 和 地址 至 这 串行
配置 设备 通过 这
ASDO
信号. 这 串行 配置 设备
responds 至 这 说明 用 sending 这 配置 数据 至 这
cyclone fpga’s
DATA0
管脚 在 这 下落 边缘 的
DCLK
. 这 数据 是
latched 在 这 cyclone 设备的
DCLK
信号’s rising 边缘.
这 cyclone fpga 控制 这
nSTATUS
和
conf_完毕
管脚 在
配置 在 作 模式. 如果 这
conf_完毕
信号 做 不 go 高 在
这 终止 的 配置 或者 如果 这 signal 变得 高 too early, 这 cyclone
fpga 将 脉冲波 它的
nSTATUS
管脚 低 至 开始 reconfiguration. 在之上
successful 配置, 这cyclone fpga releases 这
conf_完毕
管脚,
准许 这 外部 10-k
Ω
电阻 至 拉 这个 信号 高. initialization
begins 之后 这
conf_完毕
变得 高 和 完成 在里面 136 时钟
循环. 之后 initialization, 这cyclone fpga enters 用户 模式.
f
为 更多 信息 在 configuringcyclone fpgas 在 作 模式 或者 其它
配置 模式, 看
一个 250: configuring cyclone fpgas
.
数据
DCLK
nCS
ASDI
DATA0
DCLK
nCSO
nCE
nCONFIG
nSTATUS
msel[1..0]
nCEO
conf_完毕
ASDO
V
CC
(1)
V
CC
(1)
V
CC
(1)
10 k
Ω
10 k
Ω
10 k
Ω
(3)
00
cyclone fpga
串行
配置
设备
(2)
: 点此下载
