rev. f–6–
AD420
theory 的 运作
这 ad420 使用 一个 sigma-delta (
Σ∆
) architecture 至 carry 输出
这 数字的-至-相似物 转换. 这个 architecture 是 特别
好 suited 为 这 相当地 低 带宽 (所需的)东西 的 这
工业的 控制 环境 因为 的 它的 固有的 monoto-
nicity 在 高 决议.
在 这 ad420 一个 第二 顺序 modulator 是 使用 至 保持 com-
plexity 和 消逝 大小 至 一个 最小. 这 单独的 位 stream 从
这 modulator 控制 一个 切换 电流 源 那 是 然后
filtered 用 二, 持续的 时间 电阻-电容 sections. 这
电容 是 这 仅有的 外部 组件 那 有 至 是
增加 为 标准 电流-输出 运作. 这 filtered 电流 是
amplified 和 mirrored 至 这 供应 栏杆 所以 那 这 应用
simply sees 一个 4 ma–20 毫安, 0 ma–20 毫安, 或者 0 ma–24 毫安
电流 源 输出 和 遵守 至 地面. 这 ad420 是
制造的 在 一个 bicmos 处理 那 是 好 suited 至 imple-
menting 低 电压 数字的 逻辑 和 高 效能 和
高 电压 相似物 电路系统.
这 ad420 能 也 提供 一个 电压 输出 instead 的 一个 cur-
rent 循环 输出 如果 desired. 这 增加 的 一个 单独的 外部
放大器 准许 这 用户 至 获得 0 v–5 v, 0 v–10 v,
±
5 v, 或者
±
10 v.
这 ad420 有 一个 循环 故障 发现 电路 那 warns 如果 这
电压 在 i
输出
attempts 至 上升 在之上 这 遵从 范围, 预定的
至 一个 打开-循环 电路 或者 insufficient 电源 供应 电压. 这
故障 发现 是 一个 起作用的 低 打开 流 信号 所以 那 一个
能 连接 一些 ad420s 一起 至 一个 拉-向上 电阻 为
global 错误 发现. 这 拉-向上 电阻 能 是 系 至 这
V
LL
管脚, 或者 一个 外部 +5 v 逻辑 供应.
这 i
输出
电流 是 控制 用 一个 pmos 晶体管 和
internal 放大器 作 显示 在 这 函数的 块 图解. 这
内部的 电路系统 那 develops 这 故障 输出 避免 使用 一个
比较器 和 “window limits” 自从 这个 将 需要 一个
真实的 输出 错误 在之前 这 故障 发现 输出 变为
起作用的. instead, 这 信号 是 发生 当 这 内部的 放大器-
fier 在 这 输出 平台 的 这 ad420 有 较少 比 approximately
一个 volt remaining 的 驱动 能力 (当 这 门 的 这
输出 pmos 晶体管 nearly reaches 地面). 因此 这
故障 发现 输出 activates slightly 在之前 这 compli-
ance 限制 是 reached. 自从 这 comparison 是 制造 在里面 这
反馈 循环 的 这 输出 放大器, 这 输出 精度 是
maintained 用 它的 打开-循环 增益, 和 非 输出 错误 occurs
在之前 这 故障 发现 输出 变为 起作用的.
这 三-线 数字的 接口, comprising 数据 在, 时钟,
和 获得, 接口 至 所有 commonly 使用 串行 micropro-
cessors 没有 这 增加 的 任何 外部 glue 逻辑. 数据 是
承载 在 一个 输入 寄存器 下面 控制 的 时钟 和 是
承载 至 这 dac 当 获得 是 strobed. 如果 一个 用户 wants 至
降低 这 号码 的 galvanic isolators 在 一个 intrinsically safe
应用, 这 ad420 能 是 配置 至 run 在 “asynchro-
nous” 模式. 这个 模式 是 选择 用 连接 这 获得
管脚 至 v
CC
通过 一个 电流 限制的 电阻. 这 数据 必须
然后 是 联合的 和 一个 开始 和 停止 位 至 “frame” 这 infor-
mation 和 触发 这 内部的 获得 信号.
AD420
V
CC
4k
40
BOOST
I
输出
V
输出
故障
发现
地
cap 1
补偿
修整
V
LL
ref 输出
ref 在
数据 输出
CLEAR
获得
时钟
数据 在
范围
选择 1
范围
选择 2
1.25k
涉及
时钟
16-位
DAC
数据 i/p
寄存器
19
20
21
23
14
15
16
17
18
6
7
8
9
10
11
2
3
4
5
切换
电流
来源
和
过滤
cap 2
图示 4. 函数的 块 图解
: 点此下载
