rev. b
–4–
AD768
薄脆饼 测试 限制
1
参数 ad768achips 限制 单位
integral 非线性
2
±
8 lsb 最大值
差别的 非线性
2
±
6 lsb 最大值
补偿 错误
±
0.2 % fsr 最大值
增益 错误
±
1.0 % fsr 最大值
涉及 电压
±
1.0 % 的 nom. 2.5 v 最大值
积极的 供应 电流 40 毫安 最大值
负的 供应 电流 73 毫安 最大值
电源 消耗 600 mw 最大值
注释
1
电的 测试 是 执行 在 薄脆饼 探查 至 这 限制 显示. 预定的 至 变化 在 组装 方法 和 正常的
yield 丧失, yield 之后 包装 是 不 有保证的 为 标准 产品 dice.
2
限制 extrapolated 从 测试 的 单独的 位 errors.
3
消逝 提供 获得 控制 垫子. 边缘 triggered latches 变为 水平的 triggered 当 获得 控制 和 时钟 焊盘 是 高.
4
消逝 基质 是 连接 至 v
ee.
管脚 描述
管脚 非. 标识 类型 名字 和 函数
1 IOUTA AO dac 电流 输出. 全部-规模 电流 当 所有 数据 位 是 1s.
2 NR AI 噪音 减少 node. 增加 电容 为 噪音 减少.
3 REFOUT AO 涉及 输出 电压. 名义上的 值 是 2.5 v.
4 NC NC 非 连接. 保留 为 内部的 使用.
5 REFCOM P 涉及 地面.
6 IREFIN AI 涉及 输入 电流. 名义上的 是 5 毫安. dac 全部-规模 是 4
×
这个 电流.
7 DB0 DI 数据 位 0 (lsb).
8–14 DB1–DB7 DI 数据 位 1–7.
15 DCOM P 数字的 地面.
16 时钟 DI 时钟 输入. 数据 latched 在 积极的 边缘 的 时钟.
17–23 DB8–DB14 DI 数据 位 8–14.
24 DB15 DI 数据 位 15 (msb).
25 V
DD
P 积极的 供应 电压. 名义上的 是 +5 v.
26 V
EE
P 负的 供应 电压. 名义上的 是 –5 v.
27 IOUTB AO complementary dac 电流 输出. 全部-规模 电流 当 所有 数据 位 是 0s.
28 LADCOM P dac ladder 一般.
类型: ai = 相似物 输入; di = 数字的 输入; ao = 相似物 输出; p = power.
(t
一个
= +25
c, v
DD
= +5.0 v, v
EE
= –5.0 v, i
REFIN
= 5 毫安, 除非 否则 指出)
V
DD
V
DD
DB15 DB14 DB13 DB12 DB11 DB10
REFCOM IREFIN DB0 DB1 DB2 DB3 DB4
V
EE
V
EE
IOUTB
LADCOM
IOUTA
NR
REFOUT
NC
DB9
DB8
时钟
获得 控制
DCOM
DB7
DB6
DB5
消逝 大小:
0.1106
×
0.1417 inch, 15,672 sq. 毫英寸
(2.81
×
3.60 mm, 10.116 sq. mm)
dice 特性
3, 4
管脚 配置
14
13
12
11
17
16
15
20
19
18
10
9
8
1
2
3
4
7
6
5
顶 视图
(不 至 规模)
28
27
26
25
24
23
22
21
AD768
nc = 非 连接
IOUTA
V
DD
(+5v)
V
EE
(–5v)
IOUTB
LADCOM
NR
REFOUT
NC
DB13
DB14
db15 (msb)
REFCOM
IREFIN
(lsb) db0
DB1
DB2
DB3
DB10
DB11
DB12
DB4
DB5
DB6
DB7
DB9
DCOM
时钟
DB8
: 点此下载
