ad7804/ad7805/ad7808/ad7809
–11–rev. 一个
V
偏差
能 是 这 内部的 bandgap 涉及, 这 内部的 v
DD
/2
涉及 或者 这 外部 refin 作 决定 用 mx1 和
mx0 在 这 频道 控制 寄存器. 一个 第二 外部 谈及-
ence 能 是 使用 如果 必需的 用 overdriving 这 v
DD
/2 涉及
这个 呈现 在 这 竞赛 管脚.
系统 备用物品 (sstby)
这个 位 准许 所有 这 dacs 在 这 包装 至 是 放 在 低
电源 模式 同时发生地 但是 这 涉及 是 不 影响.
writing 一个 一个 至 这 sstby 位 在 这 系统 控制 寄存器
puts 所有 dacs 在 备用物品 模式. 在 writing 一个 一个 至 这个 位
所有 直线的 电路系统 是 切换 止 和 这 dac 输出 是
连接 通过 一个 高 阻抗 至 地面. 这 dacs 来到
输出 的 备用物品 模式 当 一个 0 是 写 至 这 sstby 位.
系统 clear 函数 (sclr)
这个 函数 准许 这 用户 至 clear 这 内容 的 所有 数据
和 dac 寄存器 在 软件. writing 一个 一个 至 这 sclr 位
在 这 控制 寄存器 clears 这 dac’s 输出. 一个 零 在 这个
位 位置 puts 这 dac 在 正常的 运行 模式. 这 输出-
放 的 这 主要的 dacs 是 cleared 至 一个 的 二 电压 de-
pending 在 这 输入 编码 使用. 如果 twos complement 编码
是 选择, 然后 issuing 一个 软件 clear 将 重置 这 输出 的
这 主要的 dac 至 midscale (v
偏差
). 如果 补偿 二进制的 编码 是
选择, 这 主要的 dac 输出 将 是 重置 至 v
偏差
/16 下列-
ing 这 执行 的 一个 软件 clear. 这个 系统 clear 函数
做 不 影响 这 sub dac; 这 sub dac 数据 寄存器 retains
它的 值 在 一个 系统 软件 clear (sclr).
ad7804/ad7808 频道 控制 寄存器 (md1 = 0,
md0 = 1)
这个 寄存器 准许 这 用户 至 有 控制 在 单独的
dacs 在 这 包装. 这 控制 位 在 这个 寄存器 包含
这 地址 位 为 这 选择 dac, 备用物品 (
STBY
), indi-
vidual dac clear (clr) 和 多路调制器 输出 选择
(mx1 和 mx0). 这 函数 的 这些 位 跟随.
dac 选择 (a2, a1, a0)
位 a2, a1 和 a0 在 这 输入 寄存器 是 使用 至 地址 一个
明确的 dac. 表格 iia 显示 这 选择 表格 为 这 dacs
的 这 ad7804. 表格 iib 显示 这 选择 表格 为 这
dacs 的 这 ad7808.
表格 iia. dac 选择 表格 为 这 ad7804
A2 A1 A0 函数
X 0 0 dac 一个 选择
X 0 1 dac b 选择
X 1 0 dac c 选择
X 1 1 dac d 选择
表格 iib. dac 选择 表格 为 这 ad7808
A2 A1 A0 函数
0 0 0 dac 一个 选择
0 0 1 dac b 选择
0 1 0 dac c 选择
0 1 1 dac d 选择
1 0 0 dac e 选择
1 0 1 dac f 选择
1 1 0 dac g 选择
1 1 1 dac h 选择
备用物品 (
STBY
)
这个 位 准许 这 选择 dac 在 这 包装 至 是 放 在
低 电源 模式. writing 一个 零 至 这
STBY
位 在 这 频道
控制 寄存器 puts 这 选择 dac 在 备用物品 模式. 在
writing 一个 零 至 这个 位 所有 直线的 电路系统 是 切换 止 和
这 dac 输出 是 连接 通过 一个 高 阻抗 至
地面. 这 dac 是 returned 至 正常的 运作 用 writing 一个
一个 至 这
STBY
位.
软件 clear 函数 (clr)
这个 函数 准许 这 用户 至 clear 这 内容 的 这 se-
lected dac’s 数据 在 软件. writing 一个 一个 至 这 clr 位 在
这 控制 寄存器 clears 这 dac’s 输出. 一个 零 在 这 clr
位 位置 puts 这 dac 在 正常的 运行 模式. 这个
软件 clr 运作 clears 仅有的 这 主要的 dac, 这 con-
tents 的 这 sub dac 是 unaffected 用 一个 clr 运作. 这
输出 的 这 主要的 dac 能 是 cleared 至 一个 的 二 places
取决于 在 这 输入 编码 使用. 一个
LDAC
脉冲波 是 re-
quired 至 活动 这 频道 clear 函数 和 必须 是 ap-
plied 之后 这 位 在 这 频道 控制 寄存器 是 设置 或者 重置. 如果
twos complement 编码 是 选择, 然后 issuing 一个 软件
clear 将 重置 这 输出 的 这 主要的 dac 至 midscale (v
偏差
).
如果 补偿 二进制的 编码 是 选择, 这 主要的 dac输出 将 是
重置 至 v
偏差
/16 下列的 这 执行 的 一个 软件 clear.
多路调制器 选择 (mx1, mx0)
这些 二 位 是 使用 至 选择 这 涉及 输入 为 这
选择 dac. 表格 iii 显示 这 选项 有.
表格 iii. 多路调制器 输出 选择
MX1 MX0 V
偏差
00V
DD
/2
0 1 内部的 v
REF
1 0 REFIN
1 1 Undetermined
ad7804/ad7808 sub dac 数据 寄存器
图示 7 显示 这 加载 sequence 为 writing 至 这 数据
寄存器 的 这 dacs. db15 确定 whether writing 是 至
这 主要的 或者 sub dac’s 数据 寄存器. 一个 一个 在 这个 位置
选择 这 addressed sub dac’s 数据 寄存器. 这 sub dac 是
8 位 宽 和 因此 db1 和 db0 的 这 16-位 输入 文字 是
don’t cares 当 writing 至 这 sub dac. 这个 sub dac al-
lows 这 完全 转移 函数 的 各自 单独的 dac 至
是 补偿 周围 这 v
偏差
要点. 这个 是 达到 用 也
adding 或者 subtracting 至 这 输出 的 这 主要的 dac. 这个 sub
dac 有 一个 span 的
±
V
偏差
/32 和 1/8-位 决议. 这
编码 scheme 为 这 sub dac 是 这 一样 作 那 为 这
主要的 dac. 和 补偿 二进制的 编码 这 转移 函数 为
这 sub dac 是
V
偏差
16
×
(
NB
– 128)
256
在哪里
NB
是 这 数字的 代号 写 至 这 sub dac 和 varies
从 0 至 255.
和 twos complement 编码 这 转移 函数 为 这 sub
dac 是
V
偏差
16
×
NB
256
()
在哪里
NB
是 这 数字的 代号 写 至 这 sub dac 和 varies
从 –128 至 127. v
偏差
能 是 也 这 内部的 bandgap
涉及, 这 内部的 v
DD
/2 涉及 或者 这 外部 refin 作