ad7804/ad7805/ad7808/ad7809
–15–rev. 一个
电源-向上 情况 (电源-在 重置)
当 电源 是 应用 至 这 ad7805/ad7809 这 设备
powers 向上 在 一个 知道 情况. 这 设备 powers 向上 在 sys-
tem 备用物品 (sstby) 模式 在哪里 所有 dacs 在 这 包装 是
在 低 电源 模式, 这 涉及 是 起作用的 和 这 输出 的
这 dacs 是 连接 内部 通过 一个 高 阻抗 至
地面. 图示 17 显示 这 default 情况 为 这 系统
控制 寄存器. 自从 一个 写 至 这 系统 控制 寄存器 是
必需的 至 除去 这 备用物品 情况, 相关的 default con-
ditions 是 仅有的 适用 为
PD
和 sstby 在 这 系统
控制 寄存器. 这 下列的 是 这 位 在 这 频道 con-
trol 寄存器 为 这个 default 情况 是 适用,
STBY
,
clr, mx1 和 mx0. 图示 18 显示 这 default 情况
为 这 频道 控制 寄存器.
PD
SSTBY
11
图示 17. default 情况 为 这 ad7805/ad7809
系统 控制 寄存器 在 电源-向上
STBY
CLR MX1 MX0
110 0
图示 18. default 情况 为 这 ad7805/ad7809
频道 控制 寄存器 在 电源-向上
这 flowchart 在 图示 19 显示 这 步伐 需要 至 控制
这 ad7805/ad7809 下列的 电源-在. 这个 flowchart de-
tails 这 需要 步伐 当 使用 这 ad7805/ad7809 在 它的
10-位 并行的 模式. 这 第一 步伐 是 至 写 至 这 系统
控制 寄存器 至 clear 这 sstby 位 和 至 配置 这 部分
为 10-位 并行的 模式 和 选择 这 必需的 编码 scheme.
这 next 步伐 是 至 决定 whether writing 是 至 这 主要的 或者
sub dac. 这个 是 达到 用 writing 至 这 频道 控制
寄存器. 其它 位 那 需要 至 是 配置 在 这 频道
控制 寄存器 是 mx1 和 mx0 这个 决定 这 源
的 这 v
偏差
为 这 选择 dac 和 这 频道
STBY
和
频道 clr 位 需要 至 是 配置 作 desired. once writ-
ing 至 这 频道 控制 寄存器 是 完全, 数据 能 now 是
写 至 这 选择 主要的 或者 sub dac.
并行的 数据 能 也 是 写 至 这 设备 在 8+2 format 至
准许 接口 至 8-位 processors. 第八-位 模式 是 invoked 用
writing 一个 一个 至 这
10
/8 位 在 这 系统 控制 寄存器.
当 在 这 8-位 模式 这 二 unused 数据 位 (db1 和
db0) 是 使用 作 硬件 控制 位 和 有 这 一样 tim-
ing 特性 作 这 地址 输入. db1 是 一个 don’t 小心 位
当 writing 至 两个都 这 系统 和 频道 控制 寄存器;
db0 acts 作 这 模式 选择 位 和 必须 是 低 至 使能 writ-
ing 至 这 系统 控制 寄存器 和 当 高 使能 进入
至 这 频道 控制 寄存器.
当 在 这 8-位 数据 写 模式, db1 acts 作 一个 低 字节 和
高 字节 使能, 当 低 数据 是 写 至 这 8 msbs 的 这
dac 和 当 高 数据 是 写 至 这 二 lsbs. db0 acts
作 一个 位 至 选择 writing 至 这 主要的 或者 sub dac. 当 db0 是
低, writing 是 至 这 主要的 dac, 和 当 高, writing 是 至
这 sub dac 数据 寄存器. 在 这 8+2 模式 这 频道 con-
trol 寄存器 做 不 有 至 是 accessed 至 转变 在
writing 至 这 主要的 和 sub dacs 作 在 这 10-位 并行的
写 至 系统
控制 寄存器
开始
终止
N
Y
Y
N
写 至 频道
控制 寄存器
写 至
sub dac
写 至
主要的 dac
写 至 sub dac
数据 寄存器
WRITING
完全
N
Y
RECONFIGURE
系统
Y
N
写 至 频道
控制 寄存器
写 至 主要的 dac
数据 寄存器
WRITING
完全
Y
图示 19. flowchart 为 controlling 这 ad7805/ad7809
dacs 在 10-位 并行的 模式 下列的 电源-向上
模式 作 这 选择 能 是 制造 使用 这 硬件 位 db0 和
这个 将 减少 这 软件 overheads 当 accessing 这 dacs.
clear 功能
那里 是 三 方法 的 clearing 这 输出 的 这 主要的
dac 在 这些 设备. 这 第一 是 这 外部 硬件 clear.
一个 起作用的 低 逻辑 信号 应用 至 这个 管脚 clears 所有 这 dacs
在 这 包装. 这 电压 至 这个 这 输出 是 cleared 将
取决于 在 这 输入 编码 选择. 这 主要的 dac 输出
是 cleared 至 midscale (v
偏差
) 在 twos complement format 和
至 这 bottom 的 这 转移 函数 (v
偏差
/16) 在 补偿 二进制的
format. 这 第二 方法 的 clearing 这 主要的 dacs 是 一个 软件
clear 用 asserting 这 sclr 位 在 这 系统 控制 寄存器 的
这 部分. writing 一个 一个 至 这个 位 clears 所有 dacs 在 这 包装-
age. 这 第三 方法 的 clearing 一个 dac 是 至 写 一个 一个 至 这
clr 位 在 这 频道 控制 寄存器. 这个 differs 从 那 的
这 系统 控制 寄存器 在 那 仅有的 这 选择 dacs 输出-
放 是 cleared. 这 频道 clear 需要 一个
LDAC
脉冲波 至
活动 它.
那里 是 仅有的 一个 方法 的 clearing 这 输出 的 这 sub dac
和 那 是 至 使用 这 外部 硬件 clear. 这 输出 的 这
sub dac 是 cleared 至 midscale (0 v) regardless 的 这 输入
编码 正在 使用. 图示 20 显示 一个 simplified 图解 的 这
implementation 的 这 clear 功能 为 一个 单独的 dac 在 这
包装.
A2
A1
A0
EXT
CLR
CLR
主要的 dac
所有 其它 电路系统 omitted 为 clarity
LDAC
地址
解码器
频道 clr
系统 clr
CLR
sub dac
图示 20.
CLR
功能 为 主要的 和 sub dacs