rev. b
–16–
ad7910/ad7920
微处理器 接合
这 串行 接口 在 这 ad7910/ad7920 准许 这 部分 至
是 直接地 连接 至 一个 范围 的 不同的 微处理器.
这个 部分 explains 如何 至 接口 这 ad7910/ad7920
和 一些 的 这 更多 一般 微控制器 和 dsp 串行
接口 protocols.
ad7910/ad7920 至 tms320c541 接口
这 串行 接口 在 这 tms320c541 使用 一个 持续的串行
时钟 和 框架 同步 信号 至 同步 这 数据
转移 行动 和 附带的 设备 像 这 ad7910/
ad7920. 这
CS
输入 准许 容易 接合 在 这
tms320c541 和 这 ad7910/ad7920 没有 任何 glue 逻辑
必需的. 这 串行 端口 的 这 tms320c541 是 设置 向上 至 运作
在 burst 模式 (fsm = 1 在 这 串行 端口 控制 寄存器, spc)
和 内部的 串行 时钟 clkx (mcm = 1 在 spc 寄存器) 和
内部的 框架 信号 (txm = 1 在 这 spc), 所以 两个都 管脚 是
配置 作 输出. 为 这 ad7920, 这 文字 长度 应当
是 设置 至 16 位 (fo = 0 在 这 spc 寄存器). 这个 dsp 准许
frames 和 一个 文字 长度 的 16 或者 8 位. 因此, 在 这 情况
的 这 ad7910 在哪里 just 14 位 可以 是 必需的, 这 fo 位
将 是 设置 向上 至 16 位 也. 这个 意思 那 至获得 这
转换 结果, 16 sclks 是 需要 和 二 trailingzeros 将
是 clocked 输出 在 这 二 last 时钟 循环.
至 summarize, 这 值 在 这 spc 寄存器 是:
fo = 0
fsm = 1
mcm = 1
txm = 1
这 format 位, fo, 将 是 设置 至 1 至 设置 这 文字 长度 至
第八 位, 在 顺序 至 执行 这 电源-向下 模式 在 这
ad7910/ad7920.
这 连接 图解 是 显示 在 图示 15. 它 应当 是 指出
那 为 信号 处理 产品, 它 是 imperative 那 这
框架 同步 信号 从 这 tms320c541 提供
等距 抽样.
ad7910/ad7920
*
SCLK
SDATA
CS
CLKX
CLKR
FSX
FSR
TMS320C541
*
*
额外的 管脚 omitted 为 clarity
DR
图示 15. 接合 至 这 tms320c541
ad7910/ad7920 至 adsp-218x
这 adsp-218x 家族 的 dsps 是 连接 直接地 至 这
ad7910/ad7920 没有 任何 glue 逻辑 必需的. 这 sport
控制 寄存器 应当 是 设置 向上 作 跟随:
tfsw = rfsw = 1, alternate framing
invrfs = invtfs = 1, 起作用的 低 框架 信号
dtype = 00, 正确的 justify 数据
isclk = 1, 内部的 串行 时钟
tfsr = rfsr = 1, 框架 每 文字
irfs = 0, sets 向上 rfs 作 一个 输入
itfs = 1, sets 向上 tfs 作 一个 输出
slen = 1111, 16 位 为 这 ad7920
slen = 1101, 14 位 为 这 ad7910
至 执行 电源-向下 模式, slen 应当 是 设置 至 0111
至 公布 一个 8-位 sclk burst. 这 连接 图解 是 显示
在 图示 16. 这 adsp-218x 有 这 tfs 和 rfs 的 这
sport 系 一起, 和 tfs 设置 作 一个 输出 和 rfs 设置 作
一个 输入. 这 dsp 运作 在 alternate framing 模式 和 这
sport 控制 寄存器 是 设置 向上 作 描述. 这 框架 syn-
chronization 信号 发生 在 这 tfs 是 系 至
CS
和, 作
和 所有 信号 处理 产品, 等距 抽样 是
需要. 不管怎样, 在 这个 例子, 这 计时器 中断 是 使用
至 控制 这 抽样 比率 的 这 模数转换器 和, 下面 确实
情况, 等距 抽样 将 不 是 达到.
这 计时器 寄存器 是 承载 和 一个 值 那 提供 一个
中断 在 这 必需的 样本 间隔. 当 一个 中断 是
received, 一个 值 是 transmitted 和 tfs/dt (模数转换器 控制 文字).
这 tfs 是 使用 至 控制 这 rfs 一个d因此 这 读 的
数据. 这 频率 的 这 串行 时钟 是 设置 在 这 sclkdiv
寄存器. 当 这 操作指南 至 transmit 和tfs 是 给,
i.e., tx0 = ax0, 这 状态 的这 sclk 是审查. 这 dsp
waits 直到 这 sclk 有 gone 高, 低, 和 高 在之前 trans-
使命 开始. 如果 这 计时器 和 sclk 值 是 选择 此类
那 这 操作指南 至 transmit occurs 在 或者 near 这 rising 边缘
的 sclk, 这 数据 将 是 transmitted 或者 它 将 wait 直到 这
next 时钟 边缘.
为 例子, 这 adsp-2111 有 一个 主控 时钟 频率 的
16 mhz. 如果 这 sclkdiv 寄存器 是 承载 和 这 值 3, 一个
sclk 的 2 mhz 是 得到 和 第八 主控 时钟 时期 将
elapse 为 每 一个 sclk 时期. 如果 这 计时器 寄存器 是承载
和 这 值 803, 100.5 sclks 将 出现 在 中断
和 subsequently 在 transmit 说明. 这个 situation
将 结果 在 nonequidistant 抽样 作 这 transmit instruction
是 occurring 在 一个 sclk 边缘. 如果 这 号码 的 sclks 在
中断 是 一个 全部的 integer 图示 的 n, 等距 抽样
将 是 执行 用 这 dsp.
ad7910/ad7920
*
SCLK
SDATA
CS
SCLK
DR
RFS
TFS
adsp-218x
*
*
额外的 管脚 omitted 为 clarity
图示 16. 接合 至 这 adsp-218x
: 点此下载
