首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1055577
 
资料名称:AD8842
 
文件大小: 404908K
   
说明
 
介绍:
8-Bit Octal, 4-Quadrant Multiplying, CMOS TrimDAC
 
 


: 点此下载
  浏览型号AD8842的Datasheet PDF文件第1页
1

2
浏览型号AD8842的Datasheet PDF文件第3页
3
浏览型号AD8842的Datasheet PDF文件第4页
4
浏览型号AD8842的Datasheet PDF文件第5页
5
浏览型号AD8842的Datasheet PDF文件第6页
6
浏览型号AD8842的Datasheet PDF文件第7页
7
浏览型号AD8842的Datasheet PDF文件第8页
8
浏览型号AD8842的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD8842–SPECIFICATIONS
电的 特性
参数 标识 情况 最小值 典型值 最大值 单位
静态的 accuracy—all 规格 应用 为 dacs 一个, b, c, d, e, f, g, h
决议 N 8
integral 非线性 错误 INL
±
0.2
±
1 LSB
差别的 非线性 DNL 所有 设备 monotonic
±
0.4
±
1 LSB
全部-规模 增益 错误 G
FSE
2 LSB
输出 补偿 V
BZE
PR
= 0, sets d = 80
H
525mV
输出 补偿 逐渐变化 TCV
BZ
PR
= 0, sets d = 80
H
5
µ
v/
°
C
电压 inputs—applies 至 所有 输入 v
x
输入 电压 范围
1
IVR
±
3
±
4V
输入 阻抗 R
12 19 k
输入 电容 C
9pF
dac outputs—applies 至 所有 输出 v
输出
x
电压 范围
1
OVR R
L
= 10 k
Ω±
3
±
4V
输出 电流 I
输出
V
输出
< 1.5 lsb
±
3mA
动态 performance—applies 至 所有 dacs
全部 电源 增益 带宽
1
GBW V
x =
±
3 v
P
, r
L
= 2 k
, c
L
= 10 pf 10 50 kHz
回转 比率 量过的 10% 至 90%
积极的 SR+
V
输出
x = +5.5 v 0.5 1.0 v/
µ
s
负的 SR–
V
输出
x = –5.5 v 1.0 1.8 v/
µ
s
总的 调和的 扭曲量 THD V
x = 4 v p-p, d = ff
H
, f = 1 khz, 0.01 %
f
LPF
= 80 khz, r
L
= 1 k
spot 噪音 电压 e
N
f = 1khz, v
= 0 v 78 nv/
Hz
输出 安排好 时间 t
S
±
1 lsb 错误 带宽, d = 00
H
至 ff
H
2.9
µ
s
d = ff
H
至 00
H
5.4
µ
s
频道-至-频道 串扰 C
T
量过的 在 调整
途径, f = 100 khz 72 dB
数字的 feedthrough Q V
x = 0 v, d = 0 至 255
10
5 nv-s
电源 供应
积极的 供应 电流 I
DD
PR
= 0 v 10 14 毫安
负的 供应 电流 I
SS
PR
= 0 v 9 13 毫安
电源 消耗
2
P
DISS
95 135 mW
电源 供应 拒绝 PSRR
PR
= 0 v,
V
DD
=
±
5% 0.0001 0.01 %/%
电源 供应 范围 PSR V
DD
, |v
SS
| 4.75 5.00 5.25 V
数字的 输入
逻辑 高 V
IH
2.4 V
逻辑 低 V
IL
0.8 V
输入 电流 I
L
±
10
µ
一个
输入 电容 C
IL
7pF
数字的 输出
逻辑 高 V
OH
I
OH
= –0.4 毫安 3.5 V
逻辑 低 V
OL
I
OL
= 1.6 毫安 0.4 V
定时 规格
1
输入 时钟 脉冲波 宽度 t
CH
, t
CL
60 ns
数据 建制 时间 t
DS
40 ns
数据 支撑 时间 t
DH
20 ns
clk 至 sdo 传播 延迟 t
PD
80 ns
dac 寄存器 加载 脉冲波 宽度 t
LD
70 ns
preset 脉冲波 宽度 t
PR
50 ns
时钟 边缘 至 加载 时间 t
CKLD
30 ns
加载 边缘 至 next 时钟 边缘 t
LDCK
60 ns
注释
1
有保证的 用 设计, 不 主题 至 生产 测试.
2
计算
限制 = 5 v
×
(i
DD
+ i
SS
).
规格 主题 至 改变 没有 注意.
rev. 0–2–
(v
DD
= +5 v, v
SS
= –5 v, 所有 v
x = +3 v, t
一个
= –40
°
c 至 +85
°
c, 除非 否则 指出.)
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com