rev. b
ADC912A
–8–
电路 特性
这 典型的 曲线 提供 更多 完全 静态的 和
动态 精度 信息 需要 为 repetitive 抽样
产品 常常 使用 在 dsp 处理. 一个 的 这 impor-
tant 典型的 曲线 提供 显示 integral 非线性
错误 (inl) 相比 输出 代号 和 一个 典型 值 的
±
1/4 lsb.
另一 非常 重要的 典型的 有关联的 和 inl 是 这
转变 噪音 显示 在 这 转变 噪音 交叉 plot. 这
adc912a 提供 极其 小,
±
1/6 lsb, 转变 噪音
这个 维持 这 系统 信号-至-噪音 比率 在 dsp 处理
产品. 代号 repetition plots 显示 这 精确 内部的
比较器 的 这 adc912a 制造 这 一样 decision 每
时间 为 直流 输入 电压. 代号 repetition along 和 非 miss-
ing 代号 assures 恰当的 效能 当 这 adc912a 是
使用 在 伺服-控制 系统.
转换器 运作 详细信息
这
CS
,
RD
, 和 hben 数字的 输入 控制 这 开始 的
转换. 一个 高-至-低 在 两个都
CS
和
RD
initiate 一个 变换器-
sion sequence. 这 hben 高-字节-使能 输入 必须 是 低
或者 coincident 和 这 读
RD
输入 边缘. 这 开始 的 变换器-
sion resets 这 内部的 successive approximation 寄存器 (sar)
和 使能 这 三-状态 输出. 看 图示 11. 这 busy
线条 是 起作用的 低 在 这 转换 处理.
SAR
12-位 获得
–
+
5k
2.5k
一个
在
V
REFIN
AGND
0 至
–
V
REF
比较器
12
0v 至 10v
图示 11. simplified 相似物 输入 电路系统 的 adc912a
在 转换, 这 sar sequences 这 内部的 电压
输出 dac 从 这 大多数 重大的 位 (msb) 至 这 least
重大的 位 (lsb). 这 相似物 输入 connects 至 这
比较器 通过 一个 5 k
Ω
电阻. 这 dac, 这个 有 一个 2.5 k
Ω
输出 阻抗, connects 至 这 一样 比较器 输入.
这 比较器, performing 一个 零 越过 发现, tests 这
增加 的 successively weighted 位 从 这 dac 输出
相比 这 相似物 输入 信号. 这 msb decision occurs 200 ns
之后 这 第二 积极的 边缘 的 这 clk 在 下列的 变换器-
sion initiation. 这 remaining 11-位 trials 出现 之后 这 next
11 积极的 clk 在 edges. once 一个 转换 循环 是 started 它
不能 是 stopped 或者 restarted, 没有 upsetting 这 remaining
位 decisions. 每 转换 循环 必须 有 13 负的 和
积极的 clk 在 edges. 在 这 终止 的 转换 这 compara-
tor 输入 电压 是 零. 这 sar 包含 这 12-位 数据
文字 representing 这 相似物 输入 电压. 这 busy 线条
returns 至 逻辑 高, signaling 终止 的 转换. 这 sar
transfers 这 新 数据 至 这 12-位 获得.
同步 开始 转换
aligning 这 负的 边缘 的
RD
和 这 rising 边缘 的 clk
在 提供 同步 的 这 内部的 开始 转换
信号 至 其它 系统 设备 为 抽样 产品.
当 这 负的 边缘 的
RD
是 排整齐 和 这 积极的 边缘
的 clk 在, 这 转换 将 引领 10.4 microseconds. 这
最小 建制 时间 在 这 负的 边缘 的 clk 在 和
这 负的 边缘 的
RD
是 180 ns. 没有 同步 这
转换 时间 将 相异 从 12.5 至 13.5 时钟 循环. 看
图示 12.
clk 在
CS
RD
,
BUSY
180ns 最小值
DB
11
DB
10
DB
9
DB
0
(msb)
位 decision
制造
图示 12. 外部 时钟 输入 同步
电源 在 initialization
在 系统 电源-向上 这 adc912a comes 向上 在 一个 随机的
状态. once 这 时钟 是 运行 或者 一个 外部 时钟 是 应用,
这 第一 有效的 转换 begins 和 这 应用 的 一个 高-
至-低 转变 在 两个都
CS
和
RD
. 这 next 13 负的
时钟 edges 完全 这 第一 转换, producing 有效的 数据
在 这 数字的 输出. 这个 是 重要的 在 电池-运作
系统 在哪里电源 供应 是 shut 向下 在 measure-
ment 时间.
驱动 这 相似物 输入
在 转换, 这 内部的 dac 输出 电流 modulates
这 相似物 输入 电流 在 这 clk 在 频率 的 1.25 mhz.
这 相似物 输入 至 这 adc912a 必须 不 改变 在 这
转换 处理. 这个 需要 一个 外部 缓存区 和 低
输出 阻抗 在 1.25 mhz. 合适的 设备 meeting 这个
必要条件 包含 这 op27, op42, 和 这 smp-11.
CLK
输出
C2
CLK
在
ADC912A
内部的
时钟
1M
*
*
结晶 或者 陶瓷的 共振器
C1
图示 13. adc912a simplified 内部的 时钟 电路
: 点此下载
