DS2480B
2的 30 101999
在 第八 1-线 时间 slots, 因此 增加 这 数据 throughput significantly. 在 增加, 这
ds2480b 能 是 设置 至 communicate 在 四 不同的 数据 比率, 包含 115.2kbps, 57.6kbps 和 19.2
kbps 和 9.6 kbps 正在 这 电源-在 default. command 代号 received 从 这 host’s 结晶
控制 uart 提供 作 一个 涉及 至 continuously calibrate 这 在-碎片 定时 发生器. 这
ds2480b 使用 一个 唯一的协议 那 merges 数据 和 控制 信息 没有 需要 控制 管脚.
这个 approach 维持 兼容性 至 止-这-shelf 串行 至 无线的 转换器, 准许 容易
realization 的 1-线 媒介 跳越者. 这 各种各样的 控制 功能 的 这 ds2480b 是 优化 为
microlan 1-线 网络 和 支持 这 特定的 needs 的 所有 电流 1-线 设备 包含 这
crypto ibutton, 非易失存储器-为基础 增加-仅有的 memories, 可擦可编程只读存储器 设备 和 1-wire thermometers.
详细地 管脚 描述
管脚 标识 描述
1 地
地面 管脚:
一般 地面 涉及 和 地面 返回 为 1-线 总线
2 1-w
1–Wire 输入/输出 管脚:
1–wire 总线 和 slew–rate–controlled pulldown,
起作用的pullup, 能力 至 转变 在V
PP
至 程序 非易失存储器, 和 能力 至 转变
在 v
DD
通过 一个 low–impedance path 至 程序 可擦可编程只读存储器, 执行 一个
温度 转换 或者 运作 这crypto ibutton.
3 NC
非 连接 管脚.
4 V
DD
电源 输入 管脚:
电源 供应 为 这 碎片 和 1–wirepullup 电压,5V
±10%, 必须
总是
是 更小的 比V
PP
. v
DD
应当 是 获得 从V
PP
用 一个
独立的 电压 调整器. 如果 非易失存储器 程序编制 是 不 必需的 喂养V
DD
从V
PP
通过 一个肖特基 二极管 至 得到 一个 0.3v 漏出 在V
DD
.
5 V
PP
非易失存储器 程序编制 电压:
12v 供应 输入 为 非易失存储器 程序编制.
如果 非易失存储器 程序编制 是 不 必需的, 连接 这个 管脚 直接地 至 这 系统’s
5v 供应.
6 POL
rxd/txd 极性 选择:
rxd/txd极性 选择; 系 至 地 为 rs232
(12v 或者 5v) 连接; 系 至 v
DD
为 直接 连接 至 uart 碎片.
7 TXD
串行 数据 从 uart:
数据 输入 从 host (inverted 或者 真实); 最大
电压 摆动 –0.3v 至 v
DD
+ 0.3v; 为 逻辑 门槛 看 直流 规格.
8 RXD
串行 数据 至 uart:
信号 输出 至 host; push–pull 驱动器 和 cmos
兼容 水平; 为 真实
±
12v rs232 系统 一个 外部 水平的 翻译 必须
是 提供.
OVERVIEW
这 ds2480b 直接地 接口 一个 5v 串行 交流 端口 和 它的 线条 txd (transmit) 和 rxd
(receive) 至 一个 1–wire 总线. 在 增加 这 设备 执行 一个 速 转换 准许 这 数据 比率 在 这
交流 端口 至 是 不同的 从 这 1–wire 数据 比率. 一些 参数 联系 至 这 1–wire
端口 和 它的 定时 作 好 作 这 交流 速 在 两个都 这 端口 和 这 1–wire 总线 是
configurable. 这 电路 至 达到 这些 功能 是 概述 在 图示 1, 块 图解.
这 设备 gets 它的 输入 数据 从 这 串行 交流 端口 的 这 host 计算机 通过 管脚 txd.
为 兼容性 和 active–high 作 好 作 active–low 系统, 这 新当选的 信号 能 是 inverted 用
意思 的 这 极性 输入 pol. 这 极性 选择 用 hard–wiring 这 逻辑 水平的 的 这个 管脚 是 也
有效的 为 这 输出 管脚 rxd. 如果 为 降低 这 接口 硬件 一个 asymmetry 在 rxd 和
txd 是 desired, 这个 能 是 达到 用 设置 这 大多数 重大的 位 的 这 速 控制 参数 至
一个 1 (看 配置 参数 值 代号). 和 这 ms 位 的 这 速 控制 设置 至 1, 这 极性
在 txd 是 安静的 选择 用 这 逻辑 水平的 在 pol, 但是 这 极性 在 rxd 将 是 这 opposite 的 what 这
逻辑 水平的 在 pol specifies.
: 点此下载
