管脚 描述
1 - 电源 供应
(5 管脚)
1.1 - 电源 供应
(av
DD
, dv
DD
)
这些 管脚 是 这 积极的 相似物 和 数字的
电源 供应 输入 (2.7 至 5.25v).
在 任何 情况, 这 av
DD
电压 必须 总是 是 高等级的
或者 equal 至 这 dv
DD
电压 (av
DD
≥
DV
DD
).
1.2 - 相似物 地面
( agnd1, agnd2)
这些 管脚 是 这 地面 返回 的 这 dac 和
模数转换器 相似物 部分.
1.3 - 数字的 地面
(dgnd)
这个 管脚 是 这 地面 返回 的 这 数字的 电路系统.
便条 : 在 顺序 至 获得 发行 performances,
这 相似物 av
DD
和 数字的 dv
DD
应当 是 decou-
pled 和 遵守 至 相似物 地面 和 数字的
地面, 各自. 解耦 电容 应当
是 作 关闭 作 可能 至 这 供应 管脚. 所有
地面 必须 是 系 一起. 在 这 下列的 秒-
tion 这 地面 是 涉及 作 : 地.
2 - 串行 同步的 接口
(4 管脚)
2.1 数据
(din, dout)
数字的 数据 文字 输入/输出 的 这 ssi (16 位
数据).
2.2 - 框架 同步
(fs)
这 框架 同步 是 使用 至 表明 那
这 设备 是 准备好 至 send 和 receive 数据.
这 数据 转移 begins 在 这 下落 边缘 的
框架-同步 信号. 这 框架-同步 能 是 gener-
ated 内部 或者 externally.
2.3 串行 位 时钟
(sclk)
clocks 这 数字的 数据 在 din 和 输出 的 dout
在 这 框架 同步 间隔. 这 se-
rial 位 时钟 是 发生 内部 和 equal 至
mclk/r (r 编写程序 值 在 寄存器 3). 这
串行 位 时钟 是 一个 多样的 的 fs.
3 - 控制 管脚
(10 管脚)
3.1 - 重置
(
重置)
这个 管脚 initializes 这 内部的 counters 和 控制
寄存器 至 它们的 default 值. 一个 最小 低
脉冲波 的 100ns 是 必需的 至 重置 这 碎片.
3.2 - 电源-向下
(
pwrdwn)
这个 输入 powers 向下 这 全部 碎片. 在 电源
向下 模式 这 存在 内部 编写程序
状态 是 maintained. 当 电源 向下 是 驱动
高, 全部 运作 重新开始 之后 1ms.
一个 软件 powerdown 和 wake-向上 在 环绕 发现
是 也 提供 和 位 4 在 控制 寄存器 3.
3.3 - 硬件 控制
(hc0, hc1)
这些 管脚 是 使用 为 硬件/软件 控制
programmation 的 这 设备.
3.4 - 硬件 控制
(hm)
这个 管脚 是 使用 为 硬件/软件 控制 的
clid/offhook 函数.
3.5 - 主控/从动装置
(m/
s)
当 m/
s = " 1 " 这 设备 是 在 主控 模式 和
fs 是 发生 内部 否则 这 设备 是
在 从动装置 模式 和 fs 必须 是 提供 externally
和 equal 至 sclk*r / 在.
3.6 - timeslot 控制
(ts)
当 ts = " 0 " 这 数据 是 assigned 至 这
第一 timeslot (1st 16 位 之后 下落 边缘 的 fs)
否则 这 数据 是 在 这 第二 timeslot
(位 17 至 32).
3.7 - 控制
(d5, d6)
这些 管脚 transmit 这 控制 信号 trough iso-
lation 电容 至 st952 这个 converts 和
输出 这 适合的 控制 信号.
3.8 - 主控 时钟 模式
(mcm)
当 mcm = " 1 ", 我们 有
fs = 主控 时钟/[m
⋅
Q
⋅
over] 否则 我们
有 fs = 主控 时钟/在 和 这 m, q
dividers 是 绕过.
4 - 一般 目的 输入/输出 电路系统
4.1 - gpio
(4 管脚)
st75951 提供 4 一般 目的 输入/输出
管脚. 这 设置 的 这 gpio 配置 是 完毕
通过 这 控制 寄存器 1 和 这 信号 水平的
的 这 gpio 是 反映 在 这 反馈 寄存器 2.
在 电源 在 这 gpio 是 编写程序 作 输入.
在 顺序 至 引领 在 账户 这 evolution 的 st952,
感谢 至 这 控制 寄存器 我们 将 是 能 至 send
一个 时钟 信号 equal 至 f0/n (n 编写程序 在
寄存器 2) 在 gpio0 和 f0 在 gpio3.
当 在 daa 控制 硬件 模式 hm = 1, 这
clid 和 止-hook 控制 是 完毕 用 管脚 gpio1
(clid) 和 gpio2 (止-hook), 否则 当
hm = 0 然后 这 clid/止-hook 控制 是 完毕
用 程序编制 这 足够的 位 在 这 控制
寄存器 3 (位 2 , 位 3, 看 表格 7).
ST75951
4/21
: 点此下载
