28f800f3 和 28f160f3
1
1.0 介绍
这个 数据手册 包含 8- 和 16-mbit 3 volt intel
®
快 激励 块 flash 记忆 信息.
部分 1.0 提供 一个 flash 记忆 overview. sections 2.0 通过 8.0 describe 这 记忆
符合实际 和 电的 规格 为 扩展 温度 产品 offerings.
1.1 产品 overview
这 3 volt 快 激励 块 flash 记忆 提供 密度 升级 和 引脚 兼容性 为
8- 和 16-mbit densities. 这个 家族 的 产品 是 一个 高-效能, low-voltage 记忆 和
一个 16-位 数据 总线 和 individually 可擦掉的 blocks. 这些 blocks 是 optimally-sized 为 代号 和
数据 存储. 第八 4-kword 参数 blocks 是 positioned 在 也 这 顶 (denoted 用 -t
后缀) 或者 bottom (denoted 用 -b 后缀) 的 这 地址 map. 这 rest 的 这 设备 是 grouped 在
32-kword 主要的 blocks. 这 upper 二 (或者 更小的 二) 参数 blocks 能 是 锁 (wp# = v
IL
)
为 完全 代号 保护.
这 设备的 优化 architecture 和 接口 dramatically 增加 读 效能 在之外
先前 attainable 水平. 它 支持 同步的 burst 读 和 异步的 页-模式
读 从 主要的 blocks (参数 blocks 支持 单独的 同步的 和 异步的 读).
在之上 最初的 电源-向上 或者 返回 从 重置, 这 主要的 blocks 的 这 设备 default 至 一个 页-模式
读 配置. 页-模式 读 配置 是 完美的 为 非-clocked 记忆 系统 和 是
兼容 和 页-模式 只读存储器. 同步的 burst 读 是 使能 用 configuring 这 读
配置 寄存器 使用 这 标准 二-总线-循环 algorithm. 在 同步的 burst 模式, 这
clk 输入 increments 一个 内部的 burst 地址 发生器, synchronizes 这 flash 记忆 和 这
host cpu, 和 输出 数据 在 每 rising (或者 下落) clk 边缘 向上 至 60 mhz. 一个 输出 signal,
wait#, 是 也 提供 至 使容易 cpu-至-flash 记忆 交流 和 同步 在
持续的 burst 行动 那 是 不 initiated 在 一个 四-文字 boundary.
在 增加 至 这 增强 architecture 和 优化 接口, 这个 家族 的 产品
包含 smartvoltage 技术 这个 使能 快 12 volt 工厂 程序编制 和 2.7 V–
3.6 v 在 系统 程序编制 为 低 电源 设计. specifically 设计 为 低-电压
系统, 3 volt 快 激励 块 flash 记忆 组件 支持 读 行动 在 2.7 v–3.6 V
(3.0 v–3.6 v 为 automotive 温度) v
CC
和 块 擦掉 和 程序 行动 在 2.7 V–
3.6 v (3.0 v–3.6 v 为 automotive 温度) 和 12 v v
PP
. 这 12 v v
PP
选项 renders 这
fastest 程序 效能 至 增加 工厂 程序编制 throughput. 和 这 2.7 v –3.6 V
(3.0 v–3.6 v 为 automotive 温度) v
PP
选项, v
CC
和 v
PP
能 是 系 一起 为 一个
简单的, 低 电源 设计. 在 增加 至 这 电压 flexibility, 这 专心致志的 v
PP
管脚 给
完全 数据 保护 当 v
PP
≤
V
PPLK
.
这 有伸缩性的 输入/输出 (i/o) 电压 特性 的 这 设备 helps 减少 系统 电源
消耗量 和 使简化 接合 至 sub 2.7 v cpus. powered 用 这 v
CCQ
管脚, 这 i/o
缓存区 能 运作 independently 的 这 核心 电压. 这 有伸缩性的 i/o 环绕 的 这 设备 工作 在
三 模式:
1.
With v
CCQ
电压 在 1.65 v, 这 i/os 能 摆动 在 地 和 1.65 v, 减少 i/o 电源
消耗量 用 65% 在 标准 3 v flash 记忆 组件.
2.
和 v
CC
和
V
CCQ
在 2.7 v–3.6v 这 设备 是 一个 完美的 合适 为 单独的 供应 电压, 低 电源,
和 电池-powered 产品.
3.
这 5 v-safe 特性 准许 容易 接口 至 5 v i/o 系统 用 tolerating 5 v cmos 输入
水平. 这个 helps 使容易 cpu 接合 用 adapting 至 cpu’s 总线 电压 没有 使用
缓存区 或者 水平的 shifters.
: 点此下载
