二月 27, 1997 4
galvantech, 公司 reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
rev. 2/97
GVT71128E36
128k x 36 同步的 burst sram
GALVANTECH
, 公司
管脚 描述 (持续)
burst 地址 表格 (模式 = nc/vccq)
burst 地址 表格 (模式 = 地)
tqfp 管脚S SYMBOL 典型值E DESCRIPTION
97 CE2 输入-
Synchronous
碎片 使能: 这个 起作用的 高 输入 是 使用 至 使能 这 设备.
86 OE# Input 输出 使能: 这个 起作用的 低 异步的 输入 使能 这 数据 输出 驱动器.
83 ADV# 输入-
Synchronous
地址 进步: 这个 起作用的 低 输入 是 使用 至 控制 这 内部的 burst 计数器. 一个
高 在 这个 管脚 发生 wait 循环 (非 地址 进步).
84 ADSP# 输入-
Synchronous
地址 状态 处理器: 这个 起作用的 低 输入, along 和 ce# 正在 低, 导致
一个 新 外部 地址 至 是 注册 和 一个 读 循环 是 initiated 使用 这 新
地址.
85 ADSC# 输入-
Synchronous
地址 状态 控制: 这个 起作用的 低 输入 导致 设备 至 是 de-选择 或者
选择 along 和 新 外部 地址 至 是 注册. 一个 读 或者 写 循环 是
initiated 取决于 在之上 写 控制 输入.
31 MODE 输入-
Static
模式: 这个 输入 选择 这 burst sequence. 一个 低 在 这个 管脚 选择 直线的
burst. 一个 nc 或者 高 在 这个 管脚 选择 interleaved burst.
64 ZZ 输入-
Asynchronous
snooze: 这个 起作用的 高 输入 puts 这 设备 在 低 电源 消耗量 备用物品
模式. 为 正常的 运作, 这个 输入 有 至 是 也 低 或者 nc (非 连接).
52, 53, 56, 57, 58, 59,
62, 63, 68, 69, 72-75,
78, 79, 2, 3, 6-9, 12, 13,
18, 19, 22-25, 28, 29
dq1-dq32 输入/
Output
数据 输入/输出: 第一 字节 是 dq1-dq8. 第二 字节 是 dq9-dq16. 第三 字节 是
dq17-dq24. fourth 字节 是 dq25-dq32. 输入 数据 必须 满足 建制 和 支撑 时间
周围 这 rising 边缘 的 clk.
51, 80, 1, 30 dqp1, dqp2,
dqp3, dqp4
输入/
Output
parity 输入/输出: dqp1 是 parity 位 为 dq1-dq8 和 dqp2 是 parity 位 为 dq9-
dq16. dqp3 是 parity 位 为 dq17-dq24 和 dqp4 是 parity 位 为 dq25-dq32.
15, 41,65, 91 VCC Supply 核心 电源 供应: +3.3v -5% 和 +10%
17, 40, 67, 90 VSS Ground 地面: 地.
4, 11, 20, 27, 54, 61, 70,
77
VCCQ i/o supply 输出 缓存区 供应: +2.5v (从 2.375v 至 vcc)
5, 10, 21, 26, 55, 60, 71,
76
VSSQ i/o ground 输出 缓存区 地面: gnD
14, 16, 38, 39, 42, 43,66 NC - 非 连接: 这些 信号 是 不 内部 连接.
第一 地址
(外部)
第二 地址
(内部的)
第三 地址
(内部的)
fourth 地址
(内部的)
一个...a00 一个...a01 一个...a10 一个...a11
一个...a01 一个...a00 一个...a11 一个...a10
一个...a10 一个...a11 一个...a00 一个...a01
一个...a11 一个...a10 一个...a01 一个...a00
第一 地址
(外部)
第二 地址
(内部的)
第三 地址
(内部的)
fourth 地址
(内部的)
一个...a00 一个...a01 一个...a10 一个...a11
一个...a01 一个...a10 一个...a11 一个...a00
一个...a10 一个...a11 一个...a00 一个...a01
一个...a11 一个...a00 一个...a01 一个...a10