初步的 数据 薄板 tle 6230 gp
半导体 组 页 07. april 98
8
电源 晶体管 保护 功能
各自 的 这 第八 输出 stages 有 它的 自己的 齐纳 clamp, 这个 导致 一个 电压 限制 在
这 电源 晶体管 当 solenoid 负载 是 切换 止. 这 输出 是 提供 和 一个
电流 限制 设置 至 一个 最小 的 1 一个. 这 持续的 电流 为 各自 频道 是 500 毫安
(所有 途径 在).
各自 输出 是 保护 用 embedded 保护 功能. 在 这 事件 的 一个 超载 或者
短的 至 供应, 这 电流 是 内部 限制 和 这 相应的 位 结合体 是 设置
(early 警告). 如果 这个 运作 leads 至 一个 overtemperature 情况, 一个 第二 保护
水平的 (关于 170 °c) 将 改变 这 输出 在 一个 低 职责 循环 pwm (选择性的 热的 shut-
向下 和 重新开始) 至 阻止 核心的 碎片 温度.
spi 信号 描述
CS
- 碎片 选择. 这 系统 微控制器 选择 这 tle 6230 gp 用 意思 的 这
CS
管脚. whenever 这 管脚 是 在 一个 逻辑 低 状态, 数据 能 是 transferred 从 这 µc 和 恶行
对抗.
CS
高 至 低 转变:
- diagnostic 状态 信息 是 transferred 从 这 电源
输出 在 这 变换 寄存器.
- 串行 输入 数据 能 是 clocked 在 从 然后 在
- 所以 改变 从 高 阻抗 状态 至 逻辑 高 或者 低
状态 相应的 至 这 所以 bits
CS
低 至 高 转变:
- 转移 的 si 位 从 变换 寄存器 在 输出 buf fers
- 重置 的 diagnosis 寄存器
至 避免 任何 false clocking 这 串行 时钟 输入 管脚 sclk 应当 是 逻辑 低 状态 在
高 至 低 转变 的
CS
. when
CS
是 在 一个 逻辑 高 状态, 任何 信号 在 这 sclk 和 si
管脚 是 ignored 和 所以 是 强迫 在 一个 高 阻抗 状态.
SCLK
- 串行 时钟. 这 系统 时钟 管脚 clocks 这 内部的 变换 寄存器 的 这 tle
6230 gp. 这 串行 输入 (si) accepts 数据 在 这 输入 变换 寄存器 在 这 下落 边缘 的
sclk 当 这 串行 输出 (所以) shifts diagnostic 信息 输出 的 这 变换 寄存器 在 这
rising 边缘 的 串行 时钟. 它 是 essential 那 这 sclk 管脚 是 在 一个 逻辑 低 状态 whenever
碎片 选择
CS
制造 任何 转变.
SI
- 串行 输入. 串行 数据 位 是 shifted 在 在 这个 管脚, 这 大多数 重大的 位 第一. si infor-
mation 是 读 在 在 这 下落 边缘 的 sclk. 输入 数据 是 latched 在 这 变换 寄存器 和
然后 transferred 至 这 控制 缓存区 的 这 输出 stages.
这 输入 数据 组成 的 二 字节 - 一个 "控制 byte” followed 用 一个 "数据 字节". 这 控制
字节 包含 这 信息 作 至 whether 这 数据 字节 将 是 accepted 或者 ignored (看 di-
agnostics 部分). 这 数据 字节 包含 这 输入 信息 为 这 第八 途径. 一个 逻辑
高 水平的 在 这个 管脚 (在里面 这 数据 字节) 将 转变 在 这 电源 转变, 提供 那 这
相应的 并行的 输入 是 也 切换 在 (和-运作 为 频道 1 至 4).
: 点此下载
