cy7c4801/4811/4821
cy7c4831/4841/4851
4
管脚 定义
信号 名字 描述 i/o 描述
DA
0
−
8
数据 输入 I 数据 输入 为 9-位 总线
DB
0
−
8
数据 输入 I 数据 输入 为 9-位 总线
QA
0
−
8
数据 输出 O 数据 输出 为 9-位 总线
QB
0
−
8
数据 输出 O 数据 输出 为 9-位 总线
WENA1
WENB1
写 使能 1 I wena1 和 wenb1变为 这 仅有的 写 使能 当 这 设备 是 配置 至
有 可编程序的 flags. 数据 是 写 在 一个 低-至-高 转变 的 wclk 当
(wena1
,wenb1) 是 低 和 (fFA,ffb)是 高. 如果 这 先进先出 是 配置 至 有 二 写
使能, 数据 是 写 在 一个 低-至-高 转变 的 wclk 当 (我们N一个1
,wenb1) 是
低 和 (wena2/LDA
,wenb2/ldb) 和 (fFA,ffb) 是 高.
wena2/lda
wenb2/ldb
双 模式 管脚
写 使能 2 I 如果 高 在 重置, 这个 管脚 运作 作 一个 第二 写 使能. 如果 低 在 重置, 这个 管脚
运作 作 一个 控制 至 写 或者 读 这 可编程序的 标记 补偿. (wena1
,wenb1)
必须 是 低 和 (我们N一个2/LDA
,wenb2/ldb) 必须 是 高 至 写 数据 在 这 先进先出.
数据 将 不 是 写 在 这 先进先出 如果 这 (fFA
,ffb)是 低. 如果 这 先进先出 是 配置 至 有
可编程序的 flags, (wENA2/lda
,wenb2/ldb) 是 使保持 低 至 写 或者 读 这 程序-
mable 标记 补偿.
加载 I
RENA1
RENA2
RENB1
RENB2
读 使能
输入
I 使能 这 设备 为 读 运作.
WCLKA
WCKLB
写 时钟 I 这 rising 边缘 clocks 数据 在 这 先进先出 当 (wena1,wenb1) 是 低 和
(wena2/lda
,wenb2/ldb)是 高 和 这 先进先出 是 不 全部. 当
(wena2/lda
,wenb2/ldb)是 asserted, wclk 写 数据 在 这 可编程序的 标记-补偿
寄存器.
RCLKA
RCLKB
读 时钟 I 这 rising 边缘 clocks 数据 输出 的 这 先进先出 当 (rena1,renb1)和 (rena2,renb2)
是 低 和 这 先进先出 是 不 empty. 当 (wENA2/lda,
wenb2/ldb)是 低,
(rclka,rclkb) 读 数据 输出 的 这 可编程序的 标记-补偿 寄存器.
EFA,EFB empty 标记 O 当 (efa,efb)是 低, 这 先进先出 是 empty. (EFA,efb) 是 同步 至 (rclka,rclkb).
ffa,ffb 全部 标记 O 当 (ffa,ffb) 是 低, 这 先进先出 是 全部. (ffa,ffb) 是 同步 至 (wclka,wclkb).
PAEA
PAEB
可编程序的
almost empty
O When(paea,paeb)是 低, 这 先进先出 是 almost empty 为基础 在 这 almost empty 补偿 值
编写程序 在 这 先进先出. pae 是 同步 至 rclk.
PAFA
PAFB
可编程序的
almost 全部
O 当 (pafa,pafb) 是 低, 这 先进先出 是 almost 全部 为基础 在 这 almost 全部 补偿 值 pro-
grammed 在 这 先进先出. paf 是 同步 至 wclk.
RSA
RSB
重置 I resets 设备 至 empty 情况. 一个 重置 是 必需的 在之前 一个 最初的 读 或者 写
运作 之后 电源-向上.
OEA
OEB
输出 使能 I 当 (oea,oeb)是 低, 这 先进先出’s 数据 输出 驱动 这 总线 至 这个 它们 是 连接.
如果 (oea
,oeb) 是 高, 这 先进先出’s 输出 是 在 高 z (高-阻抗) 状态.
: 点此下载
